Какую максимальную частоту можно прокачивать через bufg в v4?

400-450 MHz В качестве глобального clock'а

Если нагрузка небольшая, то, полагаю 500 MHz (DCM позволяет).

Все ведь зависит от "толщины" прослойки логики, если это просто сдвиговый регистр, то наверное будет и 500, ну а если хотя бы один уровень лоргики ляжет тогда ой ...
Например, крайеий релиз микроблайза анонсирован на достижимую тактовую 200М (на 5-ом виртехе), основное отличие это дополнительные 2 ступени конвейера (теперь их 5) ИМХО они свели логическую прослойку до оного уровня (для справки, "старые" микроблайзы максимум на 100М работают да и то на серьезных чипах).

Немного не по теме.
CLK в fpga можно разогнать только с помощью DCM и только в 2 раза?
Или есть ещё какие методы?

DCM, DLL, PLL - для разных FPGA эти блоки называются по-разному и обеспечивают разные возможности.
Если Вы имели ввиду "увеличить CLK внутри FPGA", то да - надежно сделать это можно только с помощью этих блоков; нет - не только в 2 раза: DCM(в частности) предоставляет возможность получения из клока совершенно новой частоты (clk=clk_in*(MUL/DIV)), где MUL, DIV = 1..32. Естественно, есть ограничения на максимальную и минимальную вх. и вых. частоты(читайте документацию).
Другое дело, если под "разогнать частоту" подразумевается "заставить проект работать на бОльшей частоте". В этом случае, нужно оптимизировать проект(задавать констрейнты, использовать конвейеризацию и т.д.)

Я это всё к чему:
Мне интересно какую максимальную частоту клока можно использовать в проекте.
Я так понимаю что поталок для CLK 400 - 450 MHz, даже если разгонять его внутри fpga?

нет потолок повыше, но зачем он, ни один нормальный проект на такую частоту не разведешь, только экзотику

Ктоб мне объснил, почему для регионального клока (BUFR) поддерживаемая частота меньше (всего 250 МГц), чем для глобального? Логичней бы было наоборот. А так мне не очень понятна его применимость...

Использовать локальные линии под тактовый - опасное занятие, потому как разбег фазы может быть каткстрофический и не предсказуемый (в случае с нормальным глобалом он меньше наносекунды будет). Откуда Вы кстати такое ограничение (250М) вычитали?

Хм. Возможно я не правильно понял, но BUFR как раз позиционируется как локальный (в трех рядом лежащих клоковых регионах) клок, позволяющий не занимать глобальный ресурс (UG070 (v1.5) March 21, 2006, page 37). По поводу ограничения - только вчера его обнаружил в DS302 (v1.14.1) June 23, 2006, page 51(table 58):

TBUFIO_MAX_FREQ I/O clock tree MAX frequency All 710 644 MHz
TBUFR_MAX_FREQ Regional clock tree MAX frequency All 250 250 MHz

При таком ограничении данные с bufio не забрать иначе чем через serdes'ы, а это не всегда удобно.

Как в виртехе все закручено ... мои слова касались обычных локальных линий, в данном контексте не актуально.
Селяви ...
ИМХО причиной ограничений и является основной замысел региональных доменов - десериализаторы.

Набег фазы можно учесть с помощью DCM. Но это достаточно геморойное занятие.
По поводу 250 МГц:в V5 BUFR питает только один регион,но максимальная частота около 400 MHz.
Я тоже не совсем понимаю зачем нежен BUFR, комуто мало 32 BUFG (я про V4)?
Кстати что такое - "десериализаторы"?

Я говорил про разбег фазы в "дереве" тактовой, тут никакой DCM не поможет.
Десериализаторы/сериализаторы - преобразователи паралальной шины в последовательную.
Возможный мотив BUFR - если тактовая десериализатора сядет на глобал с простого пина то прийдется еще DCM прикручивать, а так можно прямо с пина (прада не с любого ) и поделить может если надо.

Скорее так оно и есть. Тока ограничение в 3 региона настораживает. Вдруг этот клок ещё где нужен будет.

Кто нибудь использовал BUFR?

С BUFR можно вытащить на BUFG. Впрочем о синфазности клоков в этом случае придется забыть.