мне нужно гальванически развязать цифровые выходы 12 разрядного 250мсп АЦП..
ХЗ, чем сделать. подошло бы что-то вроде адума, но более быстрое

Например HCPL2630 скорость 10Mb

мы делали на двух fpga, одна на стороне ацп, другая на стороне компа (PCI-плата). между fpga - линк с развязкой на трансформатрах. на трансформаторы работают lvds-драйверы, сигнал с трансформаторов поступает на lvds-ресиверы. в каждую сторону - по 4 дифф. пары данных + 1 дифф. пара клок. fpga - Cyclone II. итого 3.2Гбит выжали

Может, такие штуки попробовать? С демультиплексором 1:3 должно получится...

Вячеслав, про адум сам автор упомянул...

к идее 2х альтер на "разных" сторонах- уже не раз возвращаюсь.
не хотелось-бы много "цифры" на сигнальной стороне- шумит .
пока придумал вот что-
после АЦП- кодер "манчестер", выход ЛВДС, трансы, декодер и тд

ну так всякий 8/10 и (де)сериализацию сам бог велел в фпга засовывать. более того, соберете на дискретной логике - скорее всего сильнее в тракт гадить будет. потому как жрет побольше, чем 90нм-фпга. а по поводу шума не волнуйтесь - 2 ацп 120мспс 14бит выдают свои 70дб С/Ш и 85 SFDR в паре с циклоном2, задача вполне решаемая. просто аккуратно плату разводите и по возможности линейники используйте