Есть регистр защелка. Порт LE защелкивание данных, OE – выходы в Z состояние, D – входа, Q – выхода. При включении питания выходы находятся в случайных состояниях?
По структуре микросхемы, по-моему, нет схемы сброса регистров, и выходы находятся в случайных состояниях. Тогда напрашивается решение: перевести Z состояние OE = 1, записать 0, разрешить вывод данных OE = 0.
При LE = 1, данные с порта D, беспрепятственно появляются на выходах Q пока LE = 1, если LE = 0 на выходах Q остаются те лог. уровни, которые были на входах D перед установкой LE = 0.
Я все правильно понял?