Занимался ли кто–нибудь проблемой реконфигурируемых вычислений,
т.е. сменой аппараттного контекста в реальном времени применительно к решению задач управления/вычислений и т.д.
Хотелось бы пообсуждать.

Интересная задачка,
имел как-то поверхностно дело с АПК, с возможностью масштабирования, собрано все было на ПЛИСах, предназначалось сие чудо для мат вычислений.
Изюминка была в том, что задачи задавались на псевдоязыке, остальное решало ПО, как и что грузить.
Давно дело было.

У буржуев это сейчас популярная тема для защиты магистерских\докторских диссертаций. Я проводил пару раз поиск по этой теме, материалов много, но 99% из просмотренного - вода. Все соглашаются, что это рулез, но внятно конкретезировать не могут.

Хорошо, как вы считаете, перспективно ли это при сегодняшних объемах конфигурируемых кристаллов?

Была такая "тема", но еще на FLEX8000. ПЛИС была слабая и поэтому натравливали её на простые задачи, там как раз можно было переконфигурировать содерживое, так как сотня миллисекунд была в запасе. Сейчас "серьезные" микросхемы, имеющие внушительное содержимое, вероятнее всего пускают в скоростные задачи, а там сотни миллисекунд на переключение контекста нет и не будет. Вот если бы можно было переконфигурить только часть проекта... А пока этого нет, думаю в подобных задачах интересно использовать ядро процессора с перезагружаемым (переключаемым) софтом.

У Xi*li*nx'a есть такое приложение XA*PP151. Вот его краткое Summary:
The Vir*tex™ architecture supports powerful new configuration modes, including partial reconfiguration. These mechanisms are designed to give advanced applications access to and manipulation of on-chip data through the configuration interfaces. This document is an overview of the Virtex architecture, emphasizing data bit location in the configuration bitstream. Knowing bit locations is the basis for accessing and altering on-chip data. FPGA applications can be built that change or examine the functionality of the operating circuit without stopping the circuit loaded in the device. A glossary is included to explain someof the terminology used in this application note.

Кто это использовал - не знаю. Про Ve*rt*ex2 не интересовался. Желание использовать было, но быстро пропало. В результате сделали устройство,
состоящее из процессора и нескольких ПЛИС. Несколько конфигураций на флешке. Выбор нужной кофигурации и ее загрузка происходили при полной смене режима - времени вагон. Частичная смена режима (критическая по времени) производилась переключением внутреннего двухпортового ОЗУ в нужные моменты времени, т.е. подмена одной области - другой.

Еще в тему. Пришел мне журнал X*Ce*lljo*urnal за лето 2004. Там есть ссылочка www.xilinx.com/xlnx/xweb/xil_tx_home.jsp . Там есть всякие статейки, в том числе Reconfiguring Block RAMs - программирование Block RAMs в процессе работы ПЛИС.

Там же ссылочка на XA*PP290 от 2003г (Two Flows for Partial Reconfiguration:
Module Based or Difference Based). Вот кратко:

An important feature in the Xilinx Virtex™ architecture is the ability to reconfigure a portion of the FPGA while the remainder of the design is still operational. Partial reconfiguration is useful for applications that require the loading of different designs into the same area of the device or the flexibility to change portions of a design without having to either reset or completely reconfigure the entire device. With this capability, entirely new application areas become possible:

• In-the-field hardware upgrades and updates to remote sites
• Runtime reconfiguration
• Adaptive hardware algorithms
• Continuous service applications
Other benefits include:
• Reduced device count
• Reduced power consumption
• More efficient use of available board space

This application note describes the exact steps required to successfully design, implement, verify, and actively reconfigure portions of Virtex/Virtex-E and Virtex-II/Virtex-II Pro™ series FPGAs. Two implementation flows are described in this application note: Module-based and Difference-based partial reconfiguration. References to Virtex or Virtex-E families also apply to Spartan™-II or Spartan-IIE families.
Note: Shutdown partial reconfiguration, where the non-reconfigurable portion is held in reset, is not within the scope of this application note.