Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Проверка целостности прошивки
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
mpo
Господа,

Вот есть еще такая тема: Altera предоставляет возможность контроля целостности прошивки в процессе работы кристала - типа крутиться паральный процесс который раз в несколько секунд подсчитывает CRC прошивки и в случае не совпадения с заведомо известным числом дергает ножкой.

Вопрос - есть ли подобное для Xilinx (в частности Virtex-4), из того что я читал - вроде нет.
Тогда есть ли какие либо другие способы проконтролировать целостность прошивки - может есть какие то общие методики?

С уважением,

Михаил
makc
Цитата(mpo @ Jan 11 2007, 11:19) *
Господа,

Вот есть еще такая тема: Altera предоставляет возможность контроля целостности прошивки в процессе работы кристала - типа крутиться паральный процесс который раз в несколько секунд подсчитывает CRC прошивки и в случае не совпадения с заведомо известным числом дергает ножкой.

Вопрос - есть ли подобное для Xilinx (в частности Virtex-4), из того что я читал - вроде нет.
Тогда есть ли какие либо другие способы проконтролировать целостность прошивки - может есть какие то общие методики?


Эта тема уже обсуждалась на форуме. Пользуйтесь поиском.
Вкратце по той теме, для Xilinx есть только один вариант - Readback и сравнение.
Но у этой технологии есть множество минусов.
mpo
Спасибо,
Нашел тему:
http://electronix.ru/forum/index.php?showtopic=2591
и оригинал на сайте XILINX:
http://www.xilinx.com/xlnx/xweb/xil_public...vPick=REFERENCE
DmitryR
А вот еще IMHO более интересно: http://www.xilinx.com/bvdocs/appnotes/xapp714.pdf
5pm
А можно по подробнее про Альтеру? Как у них называется эта фича, которая обеспечивает контроль целосности?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.