Цитата(gregory812 @ Jan 11 2007, 20:36)

Спасибо за ответы. Но вот на счет первого вопроса о соединениях. Нельзя ли как-то высветить список или сделать особое выделение неразведенных цепей. Просто, на фоне полностью разведенного большого проекта очень сложно найти несколько мелких оставшихся соединений.
Есть несколько методов. Делаете Design Rule Check, и в окне Messages формируется список ошибок. Там будут и разорванные цепи. Можно еще посмотреть в панели PCB, выбрать Rules, выделить все (или только Un-Routed Net Constraint) и смотреть в список Violations. В DXP, кажется, был еще метод; но я уже забыл какой.