Постановка задачи: нужно принимать битовый поток данных со скоростью 1,25 Гб/с, десериализовать его (распараллелить) и передать в параллельной форме в ПЛИС. Особеннсоть передаваемого сигнала в том, что он не может быть закодирован с избыточным кодированием, которое любят использовать в SerDes-ах, например по 8B/10B или со старт-стопными битами. Данные скремблируются перед отправкой 31-разрядным скремблером, потом кодируются кодером Рида-Соломона, потом отправляются в таком виде по радиоканалу, ну и на приёмной стороне приёмник выдаёт последовательные данные, которые требуется десериализовать.
Я подумал для этой цели использовать TLK2201BI, в нём есть десериализатор, есть цепь восстановления тактовой частоты. Однако он заточен под кодирование 8B/10B. Я задавал вопрос на www.ti.com, будет ли он работать без кодирования 8B/10B. Там однозначно ответили, что точно не будет. Нужно найти какой-то заменитель этого девайса, который некритичен к количеству подряд идущих одинаковых цифр (нулей или единиц). В коде 8B/10B подряд может быть не боле 3 одинаковых цифр. У меня будет на передающей стороне 31 разрядный скремблер. Поэтому максимум, что он может выдать, это 31 одинаковую цифру подряд. На это, я считаю, нужно опираться, чтобы десериализер мог принять без потери синхронизации хотябы 31 одинаковую цифру. Кто-нибудь может подсказать такую микросхему?
Ещё есть вариант использовать отдельно цепь восстановления тактовой частоты (CDR - Clock and Data Recovery Circuit), получать тактовую частоту и подавать на какой-то десериализер без внутренней PLL. Но какие выбрать микросхемы для этих целей? Посоветуйте, пожалуйста.
Если что неясно, спрашивайте, я постараюсь всё разжувать.