Как известно - Vint для ядра (1.2В), Vaux для питания служебных схем (2.5В) и Vcco для питания буферов ввода-вывода (зависит от выбранного стандарта ВВ).

Так вот.

Такой вопрос возник. Странный на первый взгляд... что будет, если напряжения Vcco и Vaux на микросхему поданы и находятся в пределах нормы, а Vint выключен?

По-идее, внутренний супервайзер должен микросхему держать в состоянии отключки, но есть некоторые сомнения...

Попробуйте посмотреть, что твориться с напряжениеми и токами, потребляемыми во всех 3 типах питанях, при запуске вашего устройства. В Spartan-II, супервизор отсутствует, и при подачи Vcc до Vint, мог протекать заметный ток по Vcc (до нескольких ампер, что завизит от колическова IOB), из-за того, что состояние управлющих ключей при отсутсвии Vint - хаотично и непредскачуемо.

не имею физической возможности посмотреть на токи, т.к. устройство пока только проектируется. Хочется иметь возможность снижать потребление радикальным методом, выключая питание ядра ПЛИС. 3.3В отключать не могу, т.к. это питание для остальных элементов.

Отключайте тактовый сигнал, в статике у Spartan-II потребление небольшое. А эксперементы с подачей питания могут привести к кончине кристалла.

и не только но и питания (хлеб, вода), но кристалл дороже

речь про Spartan-3
В даташите сказано, что внутренний супервайзер разрешает работу ПЛИС только тогда, когда все три напряжения питания превышают некий порог (для каждой напруги - свой). Т.е. если какое-то напряжение остутствует, то ПЛИС работать не будет. Дополнительно к тому сказано, что порядок подачи напряжений может быть произвольным, опять же - из-за супервайзера.

Хотя, конечно, с тактовым сигналом даже проще будет - можно без бросков тока выключать-выключать...

Идея с блокированием CLK для уменьшения питания - весьма интересна: в http://direct.xilinx.com/bvdocs/userguides/ug331.pdf (Spartan-3 Generation FPGA User Guide) писалось, что лучше снимать внешний источник CLK; если такой возможности нет, то тогда использовать BUFGMUX для блокирования CLK (но тогда, понадобиться еще отдельно блокировать работу DCM). Можно еще посмотреть и на совместное использование сигнала GSR - он приведет состояние ваших триггеров в исходное, как будто вы только что закончили конфигурирование.

В документе http://direct.xilinx.com/bvdocs/userguides/ug332.pdf (Spartan-3 Generation Configuration User Guide) Вы можете найти чать ответов на интересующий Вас вопрос в Chapter 11: Sequence of Events.

К сожалению, практическими наработками, по этому вопросу помочь не смогу.

Для VirtexE я использую постой CE для блоков. Помогает на 100%. Очень просто и эффективно без выхода из штатных режимов работы кристалла и без вероятности его спалить .

ткнуть лицом в даташиты - тоже польза

есть еще один вариант - удерживать сигнал ~PROGRAM в активном состоянии...достояниства - не требуется коммутировать CLK или усложнять программу...недостаток - потребуется некоторое время для загрузки FPGA от мометна выключения ~PROGRAM.

Может все таки лучше использовать ножку перевода в PowerDown