Объясните пожалуйста как это работает.....в особенности интересует код приведенный в датшите на ентот процессор:

PWMCON = 0x1; // enables PWM o/p
PWMDAT0 = 0x055F; // PWM switching freq

// Configure Port Pins
GP4CON = 0x300; // P4.2 as PLA output
GP3CON = 0x1; // P3.0 configured as
// output of PWM0
//(internally)

// PWM0 onto P4.2
PLAELM8 = 0x0035; // P3.0 (PWM output)
// input of element 8
PLAELM10 = 0x0059; // PWM from element 8

то есть, как я понимаю, в отсутствии специального выхода PWM он получает этот выход через PLA??

кстати в иаровском хидере на адук7020 вообще нет ни одного ШИМовского регистра, опечатка чтоли это.......

Если хотите, то у меня на сайте есть статейка об этой самой PLA, смотрите раздел статьи. ПО крайней мере на русском..

Если вы в Keil-е, то там легко всё в симуляции видно. Порты GP3 и GP4 нормально конфигурятся как с логической матрицей, так и с шим модулятором. Если хотите пришлю PDF на русском. С уважением Paramon/

во всех адуках есть блок PWM. но для 40-ногих адуков получится вытащить только один канал через матрицу. если у вас камень 7020 просто цепляйте хидер для 7024 у которого PWM разварен на внешние ноги. вот рабочий пример:

#include "ioADuC7024.h"
__irq __arm void irq_handler() {}
// Init Frequency
void InitFreq(void)
{
POWKEY1 = 0x01;
// POWCON = 0x02; //11.272MHz CPU clock
POWCON = 0x00; //41780000Hz CPU clock
POWKEY2 = 0xF4;
}
int main()
{
// InitFreq(); // Тактовая 41780000Гц
PWMCON = 0x1; // enables PWM o/p
PWMDAT0 = 0xFFFF; // PWM switching freq
//Configure Port Pins
GP4CON = 0x300; // P4.2 as PLA output
GP3CON = 0x1; // P3.0 configured as
// output of PWM0 internally
// PWM0 onto P4.2
PLAELM8 = 0x0035; // P3.0 (PWM output)
// input of element 8
PLAELM10 = 0x0059; // PWM from element 8
while(1) {}
}