Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Fpga SPI master нужен ли PULL-UP?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
-=Vitaly=-
Здравствуйте !!!

Делаю SPI мастер на Cyclone, периферия 10-12 SPI slave.
Вопрос 1: Хватит ли нагрузочной способности ножки плисины?? Как это проверить??
Вопрос 2: Нужен ли PULL_UP на MISO, MOSI, SCLK?? blink.gif

Спасибо!!
Iouri
1. осцилогрфом смотрите уровни и длительности фронтов потом сравниваете с дата шитом на сри устройство

2. spi cs pull up
spi sck pull down
spi miso pull up
SergeyX
Цитата
Вопрос 1: Хватит ли нагрузочной способности ножки плисины?? Как это проверить??

Смотрите документацию на Ваши SPI устройства. Там должны быть приведены токи потребления. Суммируйте их и получайте ток нагружающий Вашу ПЛИС.
Цитата
Вопрос 2: Нужен ли PULL_UP на MISO, MOSI, SCLK?? blink.gif

Как правило ставят PULL_UP 4.7К на MISO, MOSI, CS.
zltigo
Цитата(SergeyX @ Feb 15 2007, 15:23) *
Как правило ставят PULL_UP 4.7К на MISO, MOSI, CS.

Для одномастерного режима SCK, MOSI, CS делать обычными двухстабильными выходами без всяких
PULL и только MISO с PULL_UP. Если возможны проблемы с периферией в момент включения с незагруженной FPGA, то тогда PULL_UP на CS.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.