Полная версия этой страницы:
Конфигурирование ПЛИС
На одной плате предполагается разместить три микросхемы ПЛИС(Spartan 2). Посоветуйте какой способ для конфигурирования лучше выбрать?
Все зависит от того, где и как будет использована плата.
У нас на плате 3 кристала: один виртекс 2-ой и 2 виртекса 4. Для виртекса 2 стоит епром, а виртексы 4 загружаем по PCI шине.
Почему S2? Поставьте S3E - они вообще из стандартных SPI Flash грузятся да и поновее будут. В этом случае можно вообще каждую FPGA из своей ПЗУ грузить
Цитата(Vitus @ Mar 9 2007, 12:53)

Почему S2? Поставьте S3E - они вообще из стандартных SPI Flash грузятся да и поновее будут. В этом случае можно вообще каждую FPGA из своей ПЗУ грузить
зачем каждую из своей гораздо приятнее когда вместо шести микросхем стоит всего четыре да и с разводкой платы попроще)))
А в целом все зависит от девайся, универсальный рецепт на все платы дать нельзя!!!Если плата предполагается что будет с компом намертво завязана то можно сделать чтобы комп и загружал, можно с использованием контроллера, ну и конечно же с ПЗУ
В этой области новичок. А если через JTAG конфигурировать без ППЗУ и выбирать кристаллы по очереди через CS. Тогда только JTAG порт нужен.
При конфигурировании ПЛИС с помощью ППЗУ цепочка такая: JTAG->ППЗУ->ПЛИС.
В доке по ППЗУ видел, что JTAG выводы подведены к ППЗУ и ПЛИС. Нужно ли подводить к ПЛИС JTAG выводы, если нужно то зачем?
Цитата(wd40 @ Mar 12 2007, 15:38)

При конфигурировании ПЛИС с помощью ППЗУ цепочка такая: JTAG->ППЗУ->ПЛИС.
В доке по ППЗУ видел, что JTAG выводы подведены к ППЗУ и ПЛИС. Нужно ли подводить к ПЛИС JTAG выводы, если нужно то зачем?
JTAG цепляется к ПЛИС по желанию. По JTAG можно заливать ПЛИС и без помощи ПЗУ. Причём можно заливать любую ПЛИС в любой последовательности, что весьма удобно при отладке.
Если все так удобно, зачем тогда на ППЗУ тратиться?
iosifk
Mar 13 2007, 09:09
Цитата(lehho @ Mar 12 2007, 19:09)

Цитата(wd40 @ Mar 12 2007, 15:38)

При конфигурировании ПЛИС с помощью ППЗУ цепочка такая: JTAG->ППЗУ->ПЛИС.
В доке по ППЗУ видел, что JTAG выводы подведены к ППЗУ и ПЛИС. Нужно ли подводить к ПЛИС JTAG выводы, если нужно то зачем?
JTAG цепляется к ПЛИС по желанию. По JTAG можно заливать ПЛИС и без помощи ПЗУ. Причём можно заливать любую ПЛИС в любой последовательности, что весьма удобно при отладке.
И добавлю...
Если есть JTAG, то можно потом через него не только заливать прошивку но и отлаживать проект, как через порт общего назначения. Ну и конечно делать проверку платы на припайку...
Рекомендую прочесть об этом статьи у меня на сайте.
Удачи!
Цитата(wd40 @ Mar 12 2007, 21:50)

Если все так удобно, зачем тогда на ППЗУ тратиться?
Всё зависит от устройства. Для макета который всегда работает в связке с компьютером может и не нужно на ПЗУ тратиться. В автономной работе без ПЗУ или какого-либо внешнего загрузчика не обойтись. Свою задачу опишите. А так, тема конфигурации ПЛИС неоднократно поднималась на форуме. Да и производители ПЛИС достаточно информации дают по этому вопросу.
Мастер-Ломастер
Mar 13 2007, 16:58
Цитата(Vitus @ Mar 9 2007, 12:53)

Почему S2? Поставьте S3E - они вообще из стандартных SPI Flash грузятся да и поновее будут. В этом случае можно вообще каждую FPGA из своей ПЗУ грузить
появились или вот-вот появятся новые спартаны с интегрированной в корпус флэшью
dryadae
Mar 13 2007, 20:18
Цитата("Мастер-Ломастер")
появились или вот-вот появятся новые спартаны с интегрированной в корпус флэшью
Угу, вопрос только, как скоро он
до нас доберётся. BlackFin'ы с индексом "F", например, похоже, до сих пор едут...
Мастер-Ломастер
Mar 14 2007, 18:55
Цитата(dryadae @ Mar 13 2007, 20:18)

Цитата("Мастер-Ломастер")
появились или вот-вот появятся новые спартаны с интегрированной в корпус флэшью
Угу, вопрос только, как скоро он
до нас доберётся. BlackFin'ы с индексом "F", например, похоже, до сих пор едут...
смотря как покупать. Можно сразу ведь в забугорье заказать.
CodeWarrior1241
Mar 16 2007, 20:17
Мы никогда не пользовались непосредственно configuration flash для configuration, а ставили CPLD (XC9500 раньше, а теперь CoolRunnerII) который загружал FPGA(s). Этим пользовались для всех VME плат которые мы выпускали - CPLD работал в short address space, a FPGA работал в standard address space. Тоже самое делаем для новых cPIC, но зато в этом случaи CPLD принимает все задачи interfacing.
Для просмотра полной версии этой страницы, пожалуйста,
пройдите по ссылке.