Подскажите, есть ли готовые схематехнические решения позволяющие упаковывать 8-ми разрядную информацию (поступающую от 8-ми разрядного АЦП) в 64-х разрядное слово, для дальнейшей выдачи на 64-х разрядную ШД процессора.

Что-то непонятно. 8 в 64? Не наоборот? Зачем байт упаковывать, если разрядность шины 64 бита? Или вам нужно четыре последовательных байта одновременно на 64-разрядную шину передать?

Точно. Только получается, что необходимо передать не 4 байта, а 8 байт (8 разрядов каждый "8x8=64").
Так вот, подскажете наименование микросхеиы способной это сделать, или...

М/с такая ПЛИС называется.

Если честно, то я тоже склоняюсь к использованию FPGA, но перед тем как приступить к разработке хотелось спросить у спецов занимающихся этими делами давным давно: - "Есть ли готовые решения?".

Так поставьте 8 шт Латчей типа 573. или что-то аналогичное. Плюс схнма развертки для записи - еще 2-3 корпуса логики. Хотя можно все и в ПЛИСе, ФПЖА не нужен. хватит и СПЛД. Правда вы не указали тактовые частоты. Для окончательного решения это важно

Хотелось бы повозиться только с одной микросхемкой, но ОДНА похоже только ПЛИС???



Темп выдачи инфы от АЦП достигает 50 Мвыб./с (1 выборка = 8 разрядов).

Будут, ли советы???

Ну так и получается ПЛИС, можно и СПЛД, достаточно несложная

Да, я тоже так думаю, потому забил на все эти поиски, и занимаюсь плисиной.

...Спасибо всем, кто помог мне в этом...