Есть шина дифференциального сигнала, допустим 16 пар.
Для того, чтобы завести их в кристал Xilinx необходимо имплементировать 16 дифференциальных буферов IBUFDS.
Внимание, вопрос! Можно ли это описать (VHDL) в цикле и как? Или придется вручную описывать 16 буферов?
Полная версия этой страницы: Дифференциальная шина
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Языки проектирования на ПЛИС (FPGA)
Цитата(Titus @ Mar 22 2007, 14:18) 
Есть шина дифференциального сигнала, допустим 16 пар.
Для того, чтобы завести их в кристал Xilinx необходимо имплементировать 16 дифференциальных буферов IBUFDS.
Внимание, вопрос! Можно ли это описать (VHDL) в цикле и как? Или придется вручную описывать 16 буферов?
Для того, чтобы завести их в кристал Xilinx необходимо имплементировать 16 дифференциальных буферов IBUFDS.
Внимание, вопрос! Можно ли это описать (VHDL) в цикле и как? Или придется вручную описывать 16 буферов?
Смотрите на кострукцию FOR... Generate. Сами сигналы объявить векторами и через индекс обращаться.
Спасибо большое! Уже получилось.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.