Маршрут проектирования под Xilinx. Что выбрать?

Что есть маршрут? И чем пользуетесь?

Пользуюсь Altera и Quartus II
Маршрут это design flow:
1) Design Entry
2) Func. Verification
3) Synthesys
4) Net List Simulation
5) Fitting
6) Post place`n`root simulation

Интересует эффективный design flow для XILINX.
Какой софт, кроме ISE? И где етот ISE взять полный?

Кроме ISE есть более старый пакет - Xilinx Foundation. Самый последний из них имел номер 4.1, по моему. Позволял работать с Виртексом и Спартаном-2. Другими средствами разработки пользоваться не приходилось.
Вesign flow в обоих случаях примерно такой же, и вряд ли он может быть другим (Это на мой ламерский взгляд. Более опытные товарищи могут меня поправить).
А что значит "эффективный"?

Т.к. приходится пользоваться разным софтом
(ввод проекта, синтез, разводка) от разных фирм, то я под
этим подразумеваю удобство их совместного использования

Наверное остановлюсь на ISE + Synplify Pro + Aldec
(насчет Aldec не уверен, может ModelSim или NC-VHDL)

Так где все-таки взять полный ISE 6.3i?

Я пользую Active-HDL 6.2 SP1 (Ввод проекта и его всяческое моделирование) + Synplify Pro 8.0 (синтез) + ISE 6.2 SP3 (трассировка).

Какая синхронность! :-)

Осталось еще все это найти.
Есть только старые версии.
Не поможете с поиском?
lazzyATukrpost.net

http://www.synplicity.com/syn_dl/NzyLR6eBH...t73/fpga800.exe
на 17.45 MSK (24 часа действительна)

Для Syn8.0 на телесисе стр.206, 207