Нужна консультация по LVDS для Xilinx - Spartan-3.
Необходимо завести в ПЛИС дифференциальный тактовый сигнал со след. характеристиками:
Высокий уровень: мин=3.75В, ном=4В, макс=4.2В
Низкий уровень: ном=выс. ур. - 0.1В
Дифференциальное напряжение: ном=220мВ.
Можно ли использовать для этих целей входной буфер LVDS?
Полная версия этой страницы: Нужна консультация по LVDS
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Val @ Feb 15 2005, 18:32)
Нужна консультация по LVDS для Xilinx - Spartan-3.
Необходимо завести в ПЛИС дифференциальный тактовый сигнал со след. характеристиками:
Высокий уровень: мин=3.75В, ном=4В, макс=4.2В
Низкий уровень: ном=выс. ур. - 0.1В
Дифференциальное напряжение: ном=220мВ.
Можно ли использовать для этих целей входной буфер LVDS?
Необходимо завести в ПЛИС дифференциальный тактовый сигнал со след. характеристиками:
Высокий уровень: мин=3.75В, ном=4В, макс=4.2В
Низкий уровень: ном=выс. ур. - 0.1В
Дифференциальное напряжение: ном=220мВ.
Можно ли использовать для этих целей входной буфер LVDS?
Spartan-3 не толерантен к 5В и врядли стоит подавать больше 3.3В
По LVDS в даташите есть все что необходимо.
Нет у LVDS др параметры, но можно подогнатьк LVPECL, но...
понадобится расчет сопряжения...
понадобится расчет сопряжения...
?Ном.0 = Ном.1 - 0.1В ?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.