В плис заходят 2 клока:
1. На ножку HCLK от кварцевого генератора.
2. На ножку CLKA от процессора.
До этих ножек клоки доходят.

Логика, которая тактируется от первого клока, работает, а которая тактируется от второго клока - нет (смотрю на плате осциллографом).

В Designere через Back Annotate получил файл и просимулировал его в моделсиме. На симуляции от второго клока все работает!

Подскажите, пожалуйста, где может быть ошибка.

Заранее спасибо.

Можно попробовать в явной форме дать понять синтезатору, что этот сигнал являеться клоком. Например используя примитивы CLKBUF, CLKINT и им подобные. Возможно просто, что это вывод сконфигурирован как I/O.

Да, посмотрел в Netlist Viewer, там первый клок проходит через HCLKBUF, а второй проходит через INBUF!

Но это точно проблема в этом?
Если клок идет через INBUF, то он перестает работать как клок?
А почему тогда на симуляции все работает?

Конечно это не точно))). Но что мешает проверить на железе? Дел на 5 минут

))))))))))))))
Она однократно программируемая!!!!!

Мне надо выпаивать эту, программировать новую плис и ее запаивать!!!

Поэтому и хочу узнать поточнее

Я это подозревал, но было лень уточнять, прошу прощения)))).
Не работал я лично с этой серией, так что никаких гарантий естественно дать не могу, но очень вероятно, что проблема именно в этом.
Можно еще посмотреть в нетлисте, что клоки действительно идут туда куда надо, т.е. на входы синхронизации триггеров. Только уточните сами какие именно примитивы Вам необходимо использовать.

Большое спасибо, Самурай!
Надеюсь, что причина в этом.
Хотя это получается глюк Designera, он везде пишет, что это клок - а на входе подставляет INBUF.
Вообщем поставлю там CLKBUF, прошью другую плис и попробую.

Наверно ко вторнику это все сделаю, о результатах напишу.

Дизайнер действительно имеет свойство иногда подвешивать клоки на I/O. В симуляторе с Back-Annotation у меня тоже такие вещи прокатывают, но на практике пока проверить не довелось, очень интересно будет узнать о ваших результатах.

А почему Вы узнали тип буферов только в Netlist Viewer-е, а не задали их в проекте для всех pad-ов?
По опыту работы с семейством eX могу сказать, что HCLK должен проходить через HCLKBUF, а CLKA через CLKBUF.
Но я сомневаюсь, что проблема в этом, т.к. Actel Designer, насколько я понял, никаких ошибок не выдавал. Может быть pad сгорел?..

Ну что ж, еще раз СПАСИБО Самураю за подсказку:
я заменил INBUF на CLKBUF У CLKA - и всё заработало!!!

Получается это глюк Sinplify, который поставил INBUF на клоковый вход.

Я Actel программирую первый раз, до этого программировал только Альтеру. С Альтерой я никогда не задумывался, какие там входные буфера и проблем с этим не было.

Actel Designer выдавал предупреждение : "Warning: Non-global resource 'H3_c' is being used to drive multiple clock pins. Clock pins should be driven by global resources if available.", где H3 и есть CLKA. Но я тогда не обратил на это внимания, а стоило бы...

Интересно, можно ли все-таки задействовать обычный INBUF в качестве клокового? Вопрос исключительно нагрузочной способности и неравномерности времен распространения сигнала до селлов или принципиально нельзя?

Не раз приходилось задействовать INBUF в качестве клокового. То есть делать так можно. Придется только очень внимательно работать с временами (анализ времен, планирование расположения). Частоты получаются относительно низкими.

Спасибо, приму к сведению.