Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: SI
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Работаем с трассировкой
Politeh
Прдолжаю делать EMIF + 2 SDRAM + FLASH + FPGA(100 МГц).

Вопрос.
Если в случае Slow-Weak при моделировании в HL сигнал получается плохой, а в других случаях соответствующий нормам, то велика ли вероятность некорректной работы?

Спасибо.
avesat
Вот прочитайте, вырезка из даташита
Politeh
Цитата(avesat @ Apr 16 2007, 17:10) *
Вот прочитайте, вырезка из даташита


Ясно. Вообщем с частотой 100 МГц и такими микросхемами на шине будет трудновато. Придется снижать частоту sad.gif. Но задача не простая, поэтому расстраиваться не будем smile.gif. К тому же у EMIF-a максимальная частота 100 МГц. Когда там только SDRAM весит и даже флэш, то ничего. Как только вешается FPGA(c BGA), то начинаются проблемы.
avesat
Прочитайте про правила разводки SDRAM памяти!
У альтеры и микрона есть толковые апликейшины, если не найдете пишите, просто сразу линки не нашел.
Politeh
Цитата(avesat @ Apr 16 2007, 19:47) *
Прочитайте про правила разводки SDRAM памяти!
У альтеры и микрона есть толковые апликейшины, если не найдете пишите, просто сразу линки не нашел.


Правила разводки для Micron смотрел, так вообщем и стараюсь делать. Правда с расстоянием между дорожками... там по 6 мил.... , но слишком большие наводки... придется увеличивать. А это наверное доп. слой. Хотя у меня всего 6 слоёв: 3 сигнальных, 2 питания - один полностью под питание выводов, а другой под питание ядер и дополнительное питание, думаю так меньше помех будет для сигналов. Ну и один слой земли.
А теперь если расстояние увеличивать между дорожками, то наверное придется всё питание на 1 слой кидать, а так жалко smile.gif. Хотя вроде люди говорят, что это нормально и в апликэйшн тоже есть примеры где всё питание под Xilinx в одном слое.
avesat
Цитата(Политех @ Apr 16 2007, 14:37) *
Прдолжаю делать EMIF + 2 SDRAM + FLASH + FPGA(100 МГц).


Я думаю 4 слоя в самый раз, если вы не очень злую БГА разводите!
Politeh
Цитата(avesat @ Apr 17 2007, 10:38) *
Я думаю 4 слоя в самый раз, если вы не очень злую БГА разводите!


4 слоя сигнальных или вообще? DSP - 272 (BGA), FGPA - 320(BGA)... 2xMicron - 54 .....
Привет с Корюковки... smile.gif
Жека
Цитата(Политех @ Apr 17 2007, 14:02) *
4 слоя сигнальных или вообще? DSP - 272 (BGA), FGPA - 320(BGA)... 2xMicron - 54 .....

сигнальных конечно. Если немного подумать и грамотно отсвопить ножки на FPGA, вполне можно сделать.
Uree
А почему именно сигнальных 4? На небольших БЖА 4 ВООБЩЕ слоев хватитsmile.gif На двух сигнальных выводится 4 ряда контактов, еще два силовых - и вот они 4 слоя платы. ВСЕГО 4 слоя.
Жека
Цитата(Uree @ Apr 17 2007, 18:05) *
А почему именно сигнальных 4? На небольших БЖА 4 ВООБЩЕ слоев хватитsmile.gif На двух сигнальных выводится 4 ряда контактов, еще два силовых - и вот они 4 слоя платы. ВСЕГО 4 слоя.

4 ряда контактов это конечно круто. Однако в данном случае, БГА-320 это примерно 18 х 18 пинов. Стало быть, 9 рядов.
2 сигнальных не хватит huh.gif
Точнее, так - 2 сигнальных может хватить при слабой загруженности БГАшек (не более 4 рядов вглубь)
Uree
Смотря какой БЖАsmile.gif Если сплошной - да. Если с пустым центром - тогда рядов становится меньше. Сегодня смотрел на LPC3180 - корпус LFBGA320, 4 ряда контактов. так что варианты возможны...
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.