Собственно, subj. Где-то на форуме видел высказывание, мол в Denali MMAV есть нормальное описание, однако на многие вопросы там ответов нет...
Проблема вот в чем:
Есть тестбенч на SystemVerilog и набор моделей памяти Denali. Хотелось бы для создания экземпляров памятей использовать не обычные Verilog-модули, а SystemVerilog-овские классы (чтобы создавать экземпляры памятей в run-time). Непонятен механизм привязывания SOMA-фалов к Verilog-wrapper-ам, загадочные нигде не документируемые таски $flash_access/$sdram_access и т.п.
Нет ли у кого-нибудь какой-нибудь документации по работе с Denali Memory Models, был бы очень признателен! Может ссылочки какие...
Заранее спасибо.