Здравствуйте!
Есть ядро PCI, оно в директории c:\MegaCore\lib\pci_t32.sym. Я создаю проект на основе *.gdf и вставляю символ ядра в схему, а далее нужно все делать в графическом редакторе.
Но хотелось бы работать в Verilog, большой проект и мне так проще. Но не знаю, как в этом случае поступить, похоже, что при работе с ядрами в MAX+PLUS II, все приспособлено только для работы графическом редакторе. Подскажите, пожалуйста, как это sym-ядро приспособить к файлу в Verilog, и работать далее с этим файлом как главным.
Спасибо за обстоятельный ответ.

sym - это всего лишь картинка, а описание находиться либо в файле tdf, либо gdf.
Можно создать include-файл inc и подцепить его в текстовом виде.

Все же я нашел эти файлы, но в другом источнике, Это plsm-pci_t32\lib\, все *.tdf открываются, состав их в Lib такой:
pci_t32.tdf
pcit32_adce.tdf
pcit32_c.tdf
pcit32_cd.tdf
pcit32_pg.tdf
pcit32_pk.tdf
pcit32_sr.tdf
pcit32_t.tdf
Все, что там написано - на AHDL. Вопрос, как ими распорядиться?