Имеем ADuC841 с внутреней XRAM 2k. К кристаллу снаружи прицеплена по порту 0 MAX3000 обращение к которой планировалось как к внешней PDATA, при этом хотелось использовать и порт P2 и встроенную XRAM для своих целей -

clr EA ;запрет прерываний
mov CFG841,#10h ;отключение внутренней XRAM

movx @R0,a ;запись в CPLD
;movx a,@R0 ;или чтение из CPLD

mov CFG841,#11h ;включение внутренней XRAM
setb EA ; разрешение прерывааний продолжение работы

При этом в описании на чип сказанно что .. при обращении к внешней PDATA сигналы на порту P2 не трогаются.. А я наблюдаю при этом на прту P2 диаграму как при обращении к внешней памяти :-(((
Мало того при включеной внутреней XRAM и при обращении к ней по movx a,@DPTR я тоже вижу на порту P2 диаграму как при обращении к внешней памяти.
Я в растерянности . Абзац!!!

Rob.

Немного не по теме, но...

...не подскажете ли Вы, где именно это сказано? При беглом просмотре документа от AD (247905996157419352262670829ADuC841_2_3_0.pdf "MicroConverter 12-Bit ADCs and DACs with Embedded High Speed 62-kB Flash MCU ADuC841/ADuC842/ADuC843") ничего подобного я не увидел. Напротив, в этом документе (fig.88, 89) показано, что P2 дергается (хотя эти рисунки приведены явно для 24-разрядного адреса). Хотелось бы прояснить для себя этот момент, т.к. мы пытаемся перевести одну из своих разработок на 841.