Этот один из вопросов всплывающий периодически на интервью работодателя с потенциальным работником в сфере аналоговой интегральной схемотехники. Вопрос не сложный по идее, но требует понимания процессов.
Вопрос в присоединенном файле.
Дана схемка, А, Б - логические входа, S, D обозначают source, drain соответственно, C - вспомогательная точка.
Нужно заполнить табличку (в том-же файле, под рисунком). Инвертор - CMOS.

Буду благодарен за мнения насчет решения, как мне кажется решение не сложное, но не уверен нет ли там подковырки.
Просьба ваши мнения насчет решения обосновывать (т.е. описывать процессы, можно вкратце).


Спасибо, Саша

Что-то это сильно похоже на элемент динамического ОЗУ

Спасибо, как мне кажется, есть определенный намек в правильную сторону (по моему), но очень желательно более подробный анализ работы, что, как и почему. По моему, там есть некоторый элемент памяти, но кажется не все так уж однозначно...
Можете проанализировать (согласно положениям входов) ?

Заранее спасибо, Саша

А что тут хитрого ? Когда на затворе лог. единица - полевик пропускает сигнал со входа на инвертор . А когда 0 - закрывается , и вот тут получается "память" - сохраняется предыдущее состояние . Но в условиях не даны значения входной ёмкости логического элемента , равно как и сопротивления утечки , так что мы не можем посчитать , какое время эта схема будет хранить заряд . НО некоторое время точно будет

Да, это то что я предполагал.
С одним НО (или двумя):
что будет когда на обеих входах по 1 ? тогда ведь у нас Vgs (напряжение gate-source) будет близким к нулю, то бишь точно меньше порогового открытия MOSFETа, сначит он опять будет закрыт, так ?

Да , но сток у нас подключён к входной ёмкости инвертора , которая сначала , предпложим , разряжена , значит - полевик на какое-то время откроется , и зарядит ёмкость до какого-то напряжения . Ведь сток и исток - практически симметричны у маломощных полевиков , и полевики вполне себе работают в инверсном режиме , и как ключ для переменного напряжения тоже . А до какого напряжения он ёмкость зарядит - зависит от порогового напряжения полевика . По идее так ............ хотя задачка мутноватая ..... можно предполагать и так и эдак

Да, ход мысли у вас вполне резонный.
Пока единственное устойчивое положение на выходе будет 1 (при А = 0, B = 1), значит в точке С будет устойчивый 0.
Подаем на входа: А = 1, B = 1.
Далее, согласно вашему предположению насчет симметричности данного типа mosfetов (которое мне кажется логичным), можно предположить что S и D у этого mosfetа меняются местами. Предполагая в точке С был 0, получаем сей mosfet откроется на короткое время пропуская 1 со входа А в точку С, при этом выход инвертора даст 0.
В точке С этой 1ей заряжается ёмкость Cgs. mosfet закроется как только напряжение в С будет таково что даст Vgs < Vt. T.e. если предположить Vt = 1V, Vcc = 5V, то при достижении напряжения в точке С равного 4V и выше -> mosfet закроется удерживая на выходе инвертора 1цу. Тут-же заряженный Cgs насчет разряжатся в паразитное сопротивление подложки, но не сможет разрядится ниже 4V - ибо тогда mosfet опять откроется и дозарядит эту ёмкость опять.
Т.е. при A = 1, B = 1, получаем стабильный 0 на выходе инвертора.

Итого, имеем, A = 0, B = 1 -> OUT = 1;
A = 1, B = 1 -> OUT = 0;


Теперь рассмотрим положение A = 0, B = 0:
Если до этого в точке С был 0 -> Cgs разряжен и ему неоткуда зарядится. Получаем в С удерживается 0, на выходе инвертора соотв. удерживается 1.
Если предположить в С была 1, т.е. Cgs заряжен, и на выходе инвертора есть 0. Теперь (A = B = 0), mosfet закрывается вследствии этого Cgs насчет разряжаться через сопротивление подложки ведя точку С к нулю вследствии чего выход инвертора даст 1.
Вывод, при A = B = 0, сработает "память" - т.е. будет удерживатся стабильно 1 на выходе инвертора если предыдущее положение таково и было. Если-же предыдущее положение было 0 на выходе инвертора (т.е. С = 1), это будет удерживаться ("помнить") на короткое время разряда Cgs до уровня ниже Vt. Затем Выход инвертора переключится в 1 опять. Значит при прошлом положениие OUT = 0, у элемента будт очень "короткая память".

Последнее положение A = 1, B = 0 - тоже самое что и при A = B = 0.

Буду благодарен ежели проследите мой анализ - вполне вероятно чего-то упускаю. Надеюсь мои пояснения не сильно сумасбродные для понимания и отслеживания..

Тут по моему все проще. Про памать здесь речи не идет, а просто проверяется знает ли испытуемый что такое ключ и что такое инвертор. Так как это задачка с интервью, ответ должен лежать на поверхности

A B C out
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0

П.С. Саша Z от куда вы берете такие задачки, интересно?

Все-таки мне кажется решение данной было приведено выше в постах...

Может да а может и нет..
Нередко интервьюшные задачки рассчитаны на более глубокое понимание процессов и от кандидата не ожидается четкий 100% ответ в стиле "да/нет" а интересует ход его мысли направление, анализ, посему и задачи могут быть вполне не тривиальны. Досаточно вы покажете что можете анализировать не стандартные ситуации, пусть даже не приходя к однозначному ответу (если вообще таковой будет), это уже говорит в вашу пользу. Часто интервью - вешь очень напряженная психологичеки ибо на са пристально смотрят, что давит неслабо. Толковые интервьюаторы (т.е. инженера с которыми претенденту возможно предствоит работать) учитывают это (они и сами проходили через такое), посему делается весьма разумная скидка на нервы.
Лет 5 тому, во время поиска своей второй работы, я интервьюировался одном небольшом start-upе. Там меня пытали 3 человека, поставили у доски в "зале заседаний", дали на бумажке какую-то здоровенную логическую схему (уже не помню что это было) и просили ее перерисовать на доске и найти нет ли там ошибки в логике....рисуя это на доске я постоянны слышал приглушенные смешки за спиной, перешептывания и т.д. что меня конкретно сбивало с толку и 6 глаз сверлящих мне спину. Понятно что я совершенно потерял нить и не смог толком ничего скумекать. Это было мой нихудший experience в тех 10-15 интервью которые проходил за свою карьеру. Нужно отметит - что на счастье такое издевательство случается редко - в основном люди нормальные и не имеют намерения поиздеваться над кандидатов показав ему свой "гений"...

Все-таки мне кажется решение данной было приведено выше в постах...
Кстати вы можете ради интереса его просимулировать в симуляторе как сделали в другой задачке и посмотреть что все-таки будет...
Мне пока не охота ради этосо инсталлировать spice...

Откуда беру ? Это реальные вопросы на инженерных интервью в разработки в области ASIC/logic design, curcuit/CMOS VLSI design (analog), board design/FPGA и т.д.
Я сейчас меняю работу, окончил работу в последней фирме (одновременно оканчиваю своей B.Sc.EE) и сейчас в процессе поиска работы готовясь к интервью. У меня полно друзей/знакомых, и из бывших студентов и более/менее опытных инженеров и молодых инженеров. Многие меняли работу не раз, студенты или выпускники всегда активно ищут. Вот и многие записывают вопросы им заданные на интервью, те кто помнит ответы/решения или свои версии решения (правильные или нет) - их стараются записывать после интервью. Так насобиралась целая подборка вопросов.