В Altium только начал разбираться. Не понял из доступных описаний есть ли такие возможности, как:
1.Автоматическое создание элемента из описания выводов, взятых после синтеза FPGA, например из Quartus, и с разбивкой по секциям/банкам.
2.Генерация файла с новым размещением выводов для синтеза FPGA в Quartus.

Вручную перенос и проверка уж очень тяжко. Подскажите как это делать?