Рассматриваю сейчас альтеровскую сборку ниоса standart на NIOSII Dev Kit Cyclon Edition. Instruction master cpu там подключен и к флешке, и к епцс, и к срам, и к сдрам. Как я себе представляю: При запуске активируется некоторый загрузчик, который переносит прогу из флешки (или епцс - смотря где она лежит) в быструю память, после чего из этой быстрой памяти прога и выполняется. Но я не понимаю, как определять, в какую именно память переносить код, по какому адресу его там располагать, сколько места он займет. Где это все настраивается? Скажем, у меня на плате есть флешка, епцс и сдрам. Как я понимаю, выполняться можно и чисто из флешки/епцс, но это будет медленно (особенно, из епцс). Хотелось бы, чтоб код выполнялся из сдрам. Однако, эта же сдрам так же предназначена для хранения массивов информации и их обработки. Можно ли мне как-то в этой сдрам разместить и данные, и код? Не ухудшится ли от одновременного доступа к памяти двух мастеров (инструкций и данных) быстродействие? Как определить потребное под код место дабы не задеть его данными? Единственная память, которую могу добавить на плату - onchip.
Читал мануалы по ниосу, но там такого как-то не запомнилось.
Продолжаю рассматривать и замечаю, что Exeption адрес альтеры настроен - sdram с офсетом 0x20. А что находится там до этого офсета?
Вообщем, как бы разобраться с адресным пространством инструкций и данных в ниосе?