Для реализации FIFO использую стандартный Альтеровский компонент scfifo. FIFO очень маленькое 1*8, в проекте их много, скорость работы не высокая. Quartus под каждое такое FIFO использует M4k.
Можно ли заставить его использовать для реализации этих FIFO логические ячейки, а не M4k или мне придется реализовывать FIFO самостоятельно?
Заранее спасибо.
P.S. Может есть возможность размещать в одном M4k больше одного такого FIFO.
Полная версия этой страницы: Ещё один вопрос о FIFO
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(DuHast @ Jun 18 2007, 22:22) 
Для реализации FIFO использую стандартный Альтеровский компонент scfifo. FIFO очень маленькое 1*8, в проекте их много, скорость работы не высокая. Quartus под каждое такое FIFO использует M4k.
Можно ли заставить его использовать для реализации этих FIFO логические ячейки, а не M4k или мне придется реализовывать FIFO самостоятельно?
Заранее спасибо.
P.S. Может есть возможность размещать в одном M4k больше одного такого FIFO.
Можно ли заставить его использовать для реализации этих FIFO логические ячейки, а не M4k или мне придется реализовывать FIFO самостоятельно?
Заранее спасибо.
P.S. Может есть возможность размещать в одном M4k больше одного такого FIFO.
Попробуйте в МегаВизарде установить опцию "Implement FIFO function with logic cells only, even if the device contains EABs or ESBs". Это уровень "Optimization, Curcuitry Protection".
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.