Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: time violations на тристабильной шине
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Индеец
Макс-плюс, графический редактор, шина с тремя состояниями.

Выходы регистра "А" через примитивы TRI подключены к портам BIDIR. К этим же портам подключены входы регистра "В".
При симуляции в циклах чтения, когда TRI открыт, идет много предупреждений о том, что на триггере "В" found setup/hold violations.
Как я понял, данные выдаваемые на шину через TRI поступают также и на входной регистр "В", и поскольку это происходит в циклах чтения - оно некритично, т.к. Альтера эти данные отдает, а violations идут - по входному регистру "В".

Надо-ли что-нибудьс этим делать, чтобы этих предупреждений не было?

Пока решил не обращать на это внимание, хотя множественные предупреждения по этому поводу беспокоят - может я что-то неправильно делаю..
ПС: Извините, если все это - ерунда, но решил спросить на всякий случай,
sazh
Надо-ли что-нибудьс этим делать, чтобы этих предупреждений не было?
////////////////////////
найдите этот временной отсчет, и на нем устнановите , где надо z состояние. Предупреждение должно исчезнуть.
В реальной схеме таких предупреждений быть не должно. Это ведь конфликт на двунаправленной шине.
Индеец
Большое спасибо.
Проблема решена.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.