А первые 14 бит похожи на правду?

За 5мкс импульса на CNV преобразование должно закончиться. Т.е используется первый режим интерфейса по даташиту. А SDI куда подвешен? А то от него режим интерфейса зависит очень. Вообще-то таких приколов от PulSarов наблюдать как-то неприходилось...

самое главное, что показания не изменяются, т.е. даже младший разряд не скачет

Здравствуйте.

AD7691 - это АЦП, работающий по принципу последовательной
аппроксимации. Он преобразовывает сигнал, принимая решение для каждого
из битов последовательно -
сначала принимается решение о значении старшего бита
D[15], затем о значении D[14] и т.д. до D[0]. Одно из необходимых
условий для работы SAR АЦП заключается в том, что аналоговый входной
сигнал и опорный входной сигнал на интервале принятия решения о
каждом из битов должны оставаться "постоянными". Если Вы посмотрите на
рис. 25 datasheet, то увидите, что VREF подключен внутри микросхемы
постоянно, а сигнальные входы отсоединяются на этапе преобразования.
Если один из битов будет определен неправильно (например, бит 6 будет
установлен в единицу вместо нуля из-за шумового выброса на интервале
принятия решения о его значении), то для уменьшения ошибки в выходном
сигнале ЦАП все последующие биты будут установлены в "0" либо в "1".

Постоянство уровня аналогового входного сигнала АЦП в момент
преобразования гарантируется схемой выборки и хранения, подключенной к
этому входу.

Вывод Vref с точки зрения усилителя и источника опорного
напряжения, подключаемых к нему, представляет собой динамическую
нагрузку (что указано в datasheet). По этой причине для устранения
возможного влияния шума на входах VREF на процесс преобразования
непосредственно к этим входам должны быть подключены конденсаторы
емкостью 10 мкФ или более. Это указано в разделе "Voltage Reference
Inputs"на стр. 15 datasheet. Кроме того, необходимо обеспечить хорошую
фильтрацию по цепи питания.

Это одна из наиболее частых причин "залипания" младших разрядов в
выходном сигнале АЦП данного типа.

When the acquisition phase is complete and the CNV input goes high, a conversion phase is initiated. When the conversion phase begins, SW+ and SW− are opened first. The two capacitor arrays are then disconnected from the inputs and connected to the GND input. Therefore, the differential voltage between the inputs IN+ and IN− captured at the end of the acquisition phase is applied to the comparator inputs, causing the comparator to become unbalanced. By switching each element of the capacitor array between GND and REF, the comparator input varies by binary-weighted voltage steps (VREF/2, VREF/4 ... VREF/262,144).

Из поддержки аналога пришел ответ:
Я конечно не спец в аналоговой части, а всего лишь программист, но вообще-то в Datasheets на микруху написано:
Как я понимаю разница между входами снимается сразу, потом все конденсаторы соединяются на землю, а сравнение "ключами" на них происходит, когда все шумы уже им по барабану.... или я что-то не так понимаю?.....
Все конденсаторы у нас стоят по рекомендациям.... Блин схемы нет под рукой......минут через 40-50 скину.....

Если один из битов будет определен неправильно (например, бит 6 будет установлен в единицу вместо нуля из-за шумового выброса на интервале принятия решения о его значении), то для уменьшения ошибки в выходном сигнале ЦАП все последующие биты будут установлены в "0" либо в "1".

Только последние 4 разряда всегда или в 0 или в 1, зависит от состояния 14-го разряда.

СП "намекает", что у вас уровень собственных шумов в питании и/или опорнике очень велик.
Но они не упомянули ещё одну вещь - источником шума может быть и тактовый сигнал - "SPI СLK ( сиреневый луч)". Важно, чтобы этот сигнал не превышал напряжение питания АЦП. Бывает, что АЦПшку, питающуюся от 2,5В ошибочно тактируют сигналами 3.3В :-)
Поставьте в линии CNV и CLK последовательные резисторы (20-100 Ом) на выходе источников сигнала и параллельные (относительно вход-земля) 470-1000 Ом на соотвествующих входах АЦП. Начните с линии CLK.