Здравствуйте!!

Можно ли как-то расчитать допустимый Skew для тактового сигнала если известны времена сетап, холд и распространение с входа на выход триггера??
Как описать оптимальный констрейнт для skew??

Спасибо.

Обычно задействуют в редакторе ассигнований общий для этих регистров custom region. Судя по хелпу.
Нов вашем случае все наверно сложнее.
Если заменить inout SCL (автоматом буфер добавляется, а ведь он используется как вход) на input SCL предупреждений будет меньше.
А вот это наверно совсем негодиться
wire SCL_int=(I2C_SPI_MODE) ? SCL : !SCL;
попускать слок через логику.
Наверно от skew будет трудно избавиться.

Спасибо
Я согласен, inout я даже не помню для чего делался, там конечно должен быть input.
А вот с SCL_int согласен что неудачное решение, но просто не знаю как сделать по другому, чтобы bit_cnt в одном режиме режиме работал по восходящему фронту, а в другом по нисходящему. Больше он нигде не используется.
А вообще можно сделать стейт-машину для I2C используя только SCL без другой тактовой частоты?

Давайте я этот ответ перенесу в тему http://electronix.ru/forum/index.php?showtopic=33286

все таки это больше туда относится.

А расчет макисмального перекоса клока именно интересно узнать. Какие триггера ( с какими параметрами) больше боятся перекоса, а какие меньше.

Вот нашел доку как прикинуть допустимый Skew зная сетап, холд время и клок. Взято с каденса.