Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Кто сталкивался с I/O - JTAG
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Serega Doc
Подскажите как побороть проблему переназначения JTAG выводов CPLD MAX EPM3064.
У меня в проэкте довольно простые логические преобразования информации. Нужное количество ног 31.
В 44 ногом MAX3064 написано что доступных 34. Но когда в квартусе назначаешь на использование I/O выводы JTAG интерфейса на свои сигналы То программа начинает ругатся.
Как задействовать выводы JTAG? Они же прописаны как I/O.
vetal
Если вы используете выводы jtag, то будет отсутствовать режим isp.(об этом, по моему уже где-то говорили). Посмотрите на max7a/max7b, какое-то из них по цене соизмеримо.У них по 36 IO(incl. jtag).
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.