Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: PCI корка от Зайлинкса + Spartan3e в PQ208 = засада
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
o-henry
Jul 18 2007, 07:21
Стоит задача соорудить PCI плату с нехитрым вводом-выводом на базе Spartan3e.
Поскольку BGA паять было негде, заложил микросхему в PQ208.

Вот только поначалу невнимательно посмотрел в datasheet sad.gif
А в нем в Revision History буржуйским по белому написано:
Removed IRDY and TRDY pins from the VQ100, TQ144, and PQ208 packages.

Вопрос: значит ли эта фраза, что родную PCI корку от Зайлинкса применить никак не получится?

На данный момент у меня в ISE 9.1 Place&Route ругается именно на эти сигналы sad.gif
ERROR:Route:471 -
This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed
below can not be routed:
Unrouteable Net:PCI_CORE/TRDY_I
Unrouteable Net:PCI_CORE/IRDY_I
v_mirgorodsky
Jul 18 2007, 07:54
Если ввод/вывод нехитрый, то проще написать свою собственную корку. На Spartan3e можно точно обеспечить выполнение всех таймингов PCI-33. Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66.
o-henry
Jul 18 2007, 08:16
Цитата(v_mirgorodsky @ Jul 18 2007, 10:54) *
Если ввод/вывод нехитрый, то проще написать свою собственную корку. На Spartan3e можно точно обеспечить выполнение всех таймингов PCI-33.
Тоже вариант. Может таким путем и пойдем (пока вполне достаточно PCI32-33Mhz для ввода-вывода через IO)
Но хотелось бы разобраться с Зайлинксовой корой - на случай возможного дальнейшего развития и усложнения проекта.

Цитата
Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66.
А нет ли способа заставить ISE развести TRDY/IRDY на другие ноги?
oval
Jul 18 2007, 08:55
Цитата(v_mirgorodsky @ Jul 18 2007, 11:54) *
Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66.


Это как это так? Вы хотите сказать, что сигналы шины PCI IRDY и TRDY используются только в PCI-66? Или я что-то неправильно понял?
BSV
Jul 18 2007, 10:24
Цитата(oval @ Jul 18 2007, 12:55) *
Это как это так? Вы хотите сказать, что сигналы шины PCI IRDY и TRDY используются только в PCI-66? Или я что-то неправильно понял?

Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц.
oval
Jul 18 2007, 11:27
Цитата(BSV @ Jul 18 2007, 14:24) *
Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц.


Если речь шла лишь о конкретной привязке к пинам, то тогда понятно.
line
Jul 18 2007, 12:06
Цитата(o-henry @ Jul 18 2007, 11:21) *
Стоит задача соорудить PCI плату с нехитрым вводом-выводом на базе Spartan3e.
Поскольку BGA паять было негде, заложил микросхему в PQ208.

Вот только поначалу невнимательно посмотрел в datasheet sad.gif
А в нем в Revision History буржуйским по белому написано:
Removed IRDY and TRDY pins from the VQ100, TQ144, and PQ208 packages.

Вопрос: значит ли эта фраза, что родную PCI корку от Зайлинкса применить никак не получится?

На данный момент у меня в ISE 9.1 Place&Route ругается именно на эти сигналы sad.gif
ERROR:Route:471 -
This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed
below can not be routed:
Unrouteable Net:PCI_CORE/TRDY_I
Unrouteable Net:PCI_CORE/IRDY_I


У меня в S3 PQ208 работает корка родная без проблем ... (из ISE 7.1), на 33М - больше не надо было. В S3e вроде тем более быть проблем не должно... ucf делал свой, с констрейнами особо не заморачивался т.к. производительности кристалла для PCI-33 - более чем достаточно.
o-henry
Jul 18 2007, 14:18
Цитата(line @ Jul 18 2007, 15:06) *
У меня в S3 PQ208 работает корка родная без проблем
Это обнадеживает.

Цитата(line @ Jul 18 2007, 15:06) *
ucf делал свой, с констрейнами особо не заморачивался
При этом сигналы IRDI/TRDI назначены на обычные (произвольно выбранные) I/O пины FPGA?
v_mirgorodsky
Jul 18 2007, 15:03
Цитата
Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц.
Так и есть. Где-то на гуглях можно в конференциях найти мою дискуссию с господином из Зайлинкса по поводу документирования использования этих ног. Однако по результату мне было сообщено, что необходимости в них для PCI-33 нет. Физически - это некий маленький кусочек PCI-ной логики, привязанный аппаратно к определенным пинам для ускорения неких логических функций.
line
Jul 19 2007, 04:59
Цитата(o-henry @ Jul 18 2007, 18:18) *
Это обнадеживает.

При этом сигналы IRDI/TRDI назначены на обычные (произвольно выбранные) I/O пины FPGA?


Да, на произвольно выбранные, в соответствие с моей платой.
o-henry
Jul 19 2007, 05:28
Цитата(line @ Jul 19 2007, 07:59) *
Да, на произвольно выбранные, в соответствие с моей платой.
Хм... а у меня не разводит. Значит глюки где-то в моем проекте. Будем искать.
line
Jul 19 2007, 05:56
Цитата(o-henry @ Jul 19 2007, 09:28) *
Хм... а у меня не разводит. Значит глюки где-то в моем проекте. Будем искать.

Если PaR ругается, то какие конкретно там ошибки? Смотрите вид ошибки. Может дело в невыполнимых констрейнах?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.