Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Спецификация AT91RM9200
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
aat_81
Доброго времени суток радиолюбители. Хотелось бы реализовать AT91RM9200 в FPGA в виде IP core. Ядро в данной микросхеме ARM920T. Не хватает спецификации данного процессора для реализации его, в атмеле просить бусполезно нарисуют кругленкую сумму за лицензию(((может быть у кого нибудь завалялась скиньте если не сложно...плиз!!!
vetal
На сколько я помню - даже если вы реализуете вам придется заплатить arm за использование.
ASN
aat_81
Для реализации в FPGA вполне достаточно (IMHO) datasheet на AT91RM9200, описание шины AMBA . Только для полной совместимости потребуется FPGA несколько миллионов вентилей (IMHO) и скорость работы будет раз в 10 меньше, чем у оригинала.
Трудоёмкость разработки такого SOC (без использования фирменных IP core для USB, SPI, I2С, MMU и т.п.) очень высока (измеряется человеко-годами). Да ещё разработать firmware. Плюс к тому – большие проблемы с лицензией на использование (МУЛЬТИКОР видимо не даром используют MIPS). Какой смысл?
Лучше присоединяйтесь к opencores.org и реализуйте свой уникальный модуль smile.gif!
klop
Цитата(ASN @ Jul 26 2007, 09:14) *
aat_81
Для реализации в FPGA вполне достаточно (IMHO) datasheet на AT91RM9200, описание шины AMBA . Только для полной совместимости потребуется FPGA несколько миллионов вентилей (IMHO) и скорость работы будет раз в 10 меньше, чем у оригинала.


1. Атмеловского документа ЯВНО не достаточно для начала такой работы.
2. АРМовский документ по девятым армам гораздо менее интересный чем по седьмым (информации для написания значительно меньше)
3. Ядро девятого арма (от самого арма) бегает в FPGA (Xilinx 6M) на 20 MHz.
aat_81
Цитата(vetal @ Jul 25 2007, 23:11) *
На сколько я помню - даже если вы реализуете вам придется заплатить arm за использование.

Заплатить за использование придется но это можно будет сделать после разработки а не до)))

Цитата(klop @ Jul 27 2007, 20:16) *
1. Атмеловского документа ЯВНО не достаточно для начала такой работы.

полностью согласен в этом иначе зачем же было создавать тему)))А описание контроллера которое указано в ссылке у меня конечно же есть.
Цитата
3. Ядро девятого арма (от самого арма) бегает в FPGA (Xilinx 6M) на 20 MHz.

Скорость мне пока не важна тем более предполагается разработка не полностью аналога контроллера я просто набор CORE из которых может собираться этот контроллер, но описание ядра все равно требуется
vetal
Цитата
Скорость мне пока не важна тем более предполагается разработка не полностью аналога контроллера я просто набор CORE из которых может собираться этот контроллер, но описание ядра все равно требуется

Сколько лет вам отводится на все это?
Без использования ip такую систему делать придется очень долго.
Сдается мне что затраты, скорее всего, будут не меньше покупки всего вышеуказанного.
klop
Цитата(vetal @ Jul 29 2007, 13:51) *
Сколько лет вам отводится на все это?
Без использования ip такую систему делать придется очень долго.
Сдается мне что затраты, скорее всего, будут не меньше покупки всего вышеуказанного.


Нетлист на 9-й АРМ стоит около 100 K$
ASN
klop
1. Кому как. Речь (как я и предполагал) идёт о функциональном аналоге. Реализовать АЛУ с конвейером, декодер команд с предсказателем, полнофункциональный Cash и MMU в точном соответствии с реализацией аналога вроде как в задании не указывалось.
Для функционального аналога вполне достаточно знать формат команд процессора и описание регистров (IMHO).
3.Yes!:
6M – это FPGA несколько миллионов вентилей (только ядро);
20 MHz – это раз в 10 меньше, чем у оригинала;
100 K$ - это (при зряплате около 1,5 K$/месяц) приблизительно равно 6 человеко-годам (только ядро);
Остаётся самый главный вопрос – зачем такие жертвы, если готовый контроллер стоит в тысячи раз меньше?! Тем более, что у Xilinx есть Microblaze (отлаженный и оптимизированный под его структуру).
aat_81
Чтобы сделать набор CORE надо в первую очередь иметь единый интерфейс входящих в него блоков и полнофункциональный набор тестов. Это само по себе приличное по трудозатратам дело.
vetal
Цитата
6M – это FPGA несколько миллионов вентилей (только ядро);

На стоимость 10 таких микросхем можно как раз купить нетлист ))
aat_81
Цитата(ASN @ Jul 31 2007, 23:07) *
Остаётся самый главный вопрос – зачем такие жертвы, если готовый контроллер стоит в тысячи раз меньше?! Тем более, что у Xilinx есть Microblaze (отлаженный и оптимизированный под его структуру).

А кто говорил что нужно делать для Xilinx???Предпполагается сделать набор CORE чтобы в дальнейшем их можно было объединять в SoC как нам требуется и реализация не обязательно ПЛИС это может быть и ASIC
vetal
Цитата(aat_81 @ Aug 1 2007, 10:41) *
А кто говорил что нужно делать для Xilinx???Предпполагается сделать набор CORE чтобы в дальнейшем их можно было объединять в SoC как нам требуется и реализация не обязательно ПЛИС это может быть и ASIC

Смотрите на AT91CAP - как раз асик))
klop
Цитата(ASN @ Jul 31 2007, 23:07) *
Остаётся самый главный вопрос – зачем такие жертвы, если готовый контроллер стоит в тысячи раз меньше?! Тем более, что у Xilinx есть Microblaze (отлаженный и оптимизированный под его структуру).

И зачем Герасим утопил Муму. 07.gif
Просмотрите 40-50 SoC(ASIC). Когда насчитаете десяток Microblaze свистните мне и я выдам Вам приз.


Цитата(ASN @ Jul 31 2007, 23:07) *
Чтобы сделать набор CORE надо в первую очередь иметь единый интерфейс входящих в него блоков и полнофункциональный набор тестов. Это само по себе приличное по трудозатратам дело.


Ето называется AMBA(AHB/APB)
ASN
klop
1.Ето называется набор IP (SPI,TWI,MMU(SDRAM,SRAM,SSRAM),I2S,MAC Ethernet,USB,IRDA,USART,JTAG и т.д.) имеющих ЕДИНЫЙ интерфейс шины (AHB как master так и slave (с поддержкой расщеплённых транзакций) и продвинутым контроллером DMA). Всё это с ПОЛНОФУНКЦИОНАЛЬНЫМ набором автоматических тестов и оболочкой конфигурирования.
Всё это надо либо где-то взять бесплатно, либо разработать.
Чем тогда Leon3 плох? Функционально AT91RM9200 одной с ним категории. Скачивай и мучайся на здоровье. Причём хоть в FPGA, хоть в ASIC.
2.Про ASICи речь зашла ПОСЛЕ предложения Microblaze в качестве 32-х разрядного ядра для собственной SOC. Удобного, отлаженного, сравнительно дешёвого и работающего на FPGA за 100$. Просмотрите 40-50 SoC (FPGA)
когда насчитаете десяток ARM9 сообщите на форуме, пожалуйста.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.