Приветствую.
Столкнулся с тем, что после прошивки альтеры EPM3512AQC208 просаживается сигнал на входе GCLK2. Очевидно, это вызвано малым входным сопротивлением микросхемы по этому входу (<500 Ом), причём с усложнением проекта входное сопротивление уменьшается. Подскажите, в чём может быть причина сего явления.
--
WBR, Andrew
Полная версия этой страницы: Буферизация входов GCLK
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Andrew O. Shadoura @ Aug 4 2007, 18:48) 
(<500 Ом), причём с усложнением проекта входное сопротивление уменьшается.
Такого быть не должно ни в коем случае.
КМОП вход - сопротивление мегоомы.
Посмотрите нет ли кз с соседним выводом схемы, отмывку платы. В крайнем случае, отпаяйте от дорожки этот вывод и посмотрите сопротивление отдельно вывода и дорожки.
Если вход схемы течет, то вероянее всего брак.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.