Обьясните плиз чем отличаются языки VHDL, VerilogHDL, Verilog?
Или это одно и тоже?

VerilogHDL, Verilog -один и тот же язык, VHDL - другой.

Благодарю.
Может подскажете книги на русском по Verilog, а то везде по VHDL.

А.К.Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры.
_http://rapidshare.com/files/15893617/vhdl.rar.html

Можете посмотреть здесь.
http://electronix.ru/forum/index.php?showtopic=17470
http://lord-n.narod.ru/walla.html
http://ihtik.lib.ru/dreamhost_electrotehn_4janv2007.html

За это спасибо, вот только хотелось бы на РУССКОМ ЯЗЫКЕ!!!

ИМХО, любое переводное издание имеет неточности перевода
Книги, написанные нашими соотечественниками, рассчитаны на "первый толчок", т.е. начало изучения
Но далее по-любому придётся копаться в различных доках, а они однозначно будут на английском. К примеру дока на Cyclone II "весит" около 400 страниц (уверяю, любой программист ПЛИС, собирающийся поработать с этим кристаллом, обязан его прочитать. Причём вне зависимости от того, на каком языке он будет писать)
Учите английский технический, если хотите достигнуть хотя бы среднего уровня подготовки. (совет)