Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Динамическая частичная реконфигурация Altera FPGA
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Nick Kovalyov
Когда-то тут проходила дискуссия о реконфигурации. Я хотел бы перевести разговор в конкретную практическую плоскость относительно Altera FPGA. Допустим, необходимо изменить только небольшую часть проекта "на лету" без цикла новой полной конфигурации (добавление или отключение некоторых логических блоков). Существуют ли аппаратные предпосылки для этого внутри ПЛИС. При этом высвободившиеся аппаратные ресурсы отдать под другие логические блоки. По ссылке www.netrino.com/Articles/RCPrimer/index.php такими способностями обладают семейства Atmel 40K и Xilinx 62xx. Что есть у Altera?
Harbour
альтера умеет только pll твикать и то не во всех кристаллах
CO2040
Насчет Altera - очень сомневаюсь. Может знактоки новых семейств подскажут. В ACEX и Cyclone точно ничего подобного нет.
mse
Это Атмел умеет. Особенно FPSLIC. ;О)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.