Добрый день! может быть кто-нибудь знает как выделить из загрузочного .bit файла последовательность, содержащую информацию только о конфигурировании ПЛИС

Не понял вопроса. Там все, кроме заголовка -- это конфигурационная последовательность.

После последовательности
FF FF FF FF AA 99 55 66
Начинается непосредственно битовый поток.
Причем, последовательность AA 99 55 66 обязательно должна попасть в ПЛИС. Это синхрослово, которое является признаком, что дальше пойдет конфигурация.
Это справедливо по-крайней мере для спартана. Но возможно и для остальных.
Сцылка:
http://www.xilinx.com/bvdocs/appnotes/xapp452.pdf


Судя по количеству сообщений спрашивающего - он хочет знать, где именно заканчивается заголовок

Да я именно это спрашивал Спасибо!

Для Spartan-3, Virtex-2, Virtex-4 не обязательно, чтобы перед синхропоследовательностью (AA 99 55 66) стояли FF. Главное, чтобы последовательности битов до синхропоследовательности не было самой синхропоследовательности. Для предыдущих семейств (по крайней мере для 4000 и 3000 серий) до синхропоследовательности обязательно должны быть FF (по крайней мере 32 бита единиц).

Если под битовым потоком понимать то, что нужно для конфигурации, то FF FF FF FF AA 99 55 66 нельзя выбрасывать. Если же имеется ввиду собственно данные для внутренностей, то прийдется писать программу для разбора входной последовательности. Принцип разбора довольно простой: все слова 4-х байтовые, каждая команда состоит из кода операции и данных, количество которых получается прямо из кода операции.

Вот только что делать с этими данными дальше? ведь внутренняя структура FPGA - ДСП.

P.S. Если стоит чисто практическая задача по получению потока для зашивки ПЛИС собственными средствами (например с помощью микропроцессора), то стоит воспользоваться средствами самой среды: Impact умеет получать такие данные из bit-файла в 7 различных форматах.

Еще полезная информация о том сколько байтов надо загружать в ПЛИС содержится в 4 байтах, лежащих непосредственно перед первым FF. Только байты в этом 32-разрядном слове лежат, начинаясь со старшего. Это найдено опытным путем, нигде про это я не читал и проверял только для спартанов 2 и 3. Но предполагаю, что справдливо для любых FPGA XILINX.

О формате *.bit файла можно почитать тут:
http://fpga-faq.com/FAQ_Pages/0026_Tell_me...t_bit_files.htm