Первый раз разрабатываю железку на TMS320C6410. У процессора один EMIF.
Кроме SDRAM (1 чип) на нем будет висеть загрузочная флешка.

Вопрос: можно ли так делать? и как это все дело анализировать?

Можно, и работать будет, проверено.
А что значит моделировать? Конкретнее.

В цепи шин адреса, данных и управления включают согласующие резисторы.
Я так понимаю, что для уточнения их номиналов все это полезно промоделировать,
например в HyperLynx-е. Не совсем ясно, как моделировать флеш. Ведь при обращении
к SDRAM она будет неактивна. Линии наверное все-таки будут нагружены на какую-то
емкость, пусть и маленькую. Как быть в таком случае?

Вычислить реактивное сопротивление емкости, пусть и маленькой, на интересующих частотах.

Да не надо ничего вычислять. Рисуйте схему линии с тремя драйверами на ней - CPU-SDRAM-Flash. А дальше просто смотрите диаграммы сигналов CPU-SDRAM и обратно, ну и CPU-Flash в обоих направлениях, НЕ УБИРАЯ третий, неактивный драйвер. Вот и все, и его влияние видно.

Так для неактивного драйвера, я так понимаю, надо где-то взять модель или хотябы знать входную ёмкость?

Делать можно, тем более, что по-другому - никак. Насчёт анализа - всё уже давно проанализировано и выложено в апнотах у того же TI. Найди референс-дизайн PCI платы на TMS320C64xx. Он там есть в "зипе" со схемой и разводкой платы.
На шинах данных и адреса в местах разветвления ставишь по 3 резистора по 33 Ома буквой "Y". Удобно использовать резисторные сборки. И разводку - насколько возможно покороче.

Такой референс-дизайн не попадался. Поищу.
А вообще, играясь с HyperLynx-ом я уже пришел к такому варианту. Только резисторы я распологал так:
DSP-линия, как можно короче-резистор-дальше разветвление-линии к SDRAM и FLASH-резисторы ставил ближе к чипам памяти. Не знаю, принято ли так делать, но формы переходных процессов получились хорошие.

Немного по-другому у меня было, но использовались другие чипы: Спартан-3, стат. память на 166МГц и флэшка на 40МГц. При последовательном соединении с РАМом на первом месте, а флэшкой на втором все было нормально, даже без последовательных резисторов. Только stub_length нужно обязательно ограничить.
Так что промодельте еще раз просто с последовательным вариантом и без резисторов - по идее должно и так работать.

Не понял, что такое "РАМ" и stub_length.
Без резисторов все плохо - большой "звон" на фронтах. Уже пробовал.

РАМ - RAM:) просто лень переключаться в англ. раскладку
Stub_length - длина Т-образного отвода при последовательной трассировке.
А Вы пробовали именно последовательную топологию, или с разветвлением на два примерно равных луча?

Вот вариант последовательной топологии.
Слева на право - DSP, SDRAM, FLASH

Ой, а почему не честная флэшка висит на цепи, а CMOS medium? Там даже в стандартных либах есть флэшки 28-й серии (28Fxxx) - оно все-таки точнее будет. А еще интересный эффект дает увеличение длины сегмента СДРАМ-Флэш, звон уменьшается.

Да, действительно, есть там флешка. Не заметил.
Но результат и с ней примерно тот же самый - с резюками лучше, чем без них.
С флэшкой еще больше звону, чем с CMOS medium.


А еще у меня получилось, что в цепях DSP-SDRAM (без флешки) лучше ставить резисторы около 60...100 ом. Иначе большие выбросы. Такое может быть? Вроде везде ставят 22...33 ома, ну ни как не 100.