Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: вопрос по DCM в Spartan 3
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Alexander123
Здравствуйте!
Вопрос следующий, почему максимальная частота проекта (после синтеза) становиться меньше, если в нее добавить DCM в качестве умножителя частоты? Например, проект без DCM максимальную частоту 110 МГц, добавляю DCM для тактирования этой схемы, он показывает 50 МГц.
Проектирую в ISE 8.2i. В качестве опоры использую внешний кварцевый генератор 16 МГц, в DCM хочу умножить частоту до 64 МГц. DCM генерил в Coregen.
DmitryR
Цитата(Alexander123 @ Sep 26 2007, 19:59) *
Здравствуйте!
Вопрос следующий, почему максимальная частота проекта (после синтеза) становиться меньше, если в нее добавить DCM в качестве умножителя частоты? Например, проект без DCM максимальную частоту 110 МГц, добавляю DCM для тактирования этой схемы, он показывает 50 МГц.
Проектирую в ISE 8.2i. В качестве опоры использую внешний кварцевый генератор 16 МГц, в DCM хочу умножить частоту до 64 МГц. DCM генерил в Coregen.

Вообще-то он должен показывать 27 (так как он показывает частоту на входе, а с DCM, умножающей на 4 максимальная частота снаружи будет 27, если внутренняя часть может работать на 110). Поэтому у вас где-то ошибка.
rloc
Цитата(Alexander123 @ Sep 26 2007, 19:59) *
Вопрос следующий, почему максимальная частота проекта (после синтеза) становиться меньше, если в нее добавить DCM в качестве умножителя частоты? Например, проект без DCM максимальную частоту 110 МГц, добавляю DCM для тактирования этой схемы, он показывает 50 МГц.

Синтезаторы, особенно XST, очень часто врут. Смело делайте PAR и если опять максимальная частота окажется не достаточной, приводите копию "Static Timing Report", точнее того участка, который ограничивает быстродействие.
Пока еще не встречал случая, когда DCM ограничивал бы быстродействие, конечно с учетом поправки на увеличение джиттера тактового сигнала.
Alexander123
Цитата(DmitryR @ Sep 26 2007, 20:41) *
Вообще-то он должен показывать 27 (так как он показывает частоту на входе, а с DCM, умножающей на 4 максимальная частота снаружи будет 27, если внутренняя часть может работать на 110). Поэтому у вас где-то ошибка.


Да, все правильно, я проверил еще раз. Без DCM частота 110.546 МГц, с DCM 27.637 МГц.
Большое спасибо!

И еще вопрос, можно ли с DCM запускать симуляцию Behavioral Modeling? симуляция бедет корректной?
DmitryR
Цитата(Alexander123 @ Sep 27 2007, 11:45) *
И еще вопрос, можно ли с DCM запускать симуляцию Behavioral Modeling? симуляция бедет корректной?

Да, только unisim не забыть.
yuri_d
Цитата(Alexander123 @ Sep 26 2007, 19:59) *
Здравствуйте!
Вопрос следующий, почему максимальная частота проекта (после синтеза) становиться меньше, если в нее добавить DCM в качестве умножителя частоты? Например, проект без DCM максимальную частоту 110 МГц, добавляю DCM для тактирования этой схемы, он показывает 50 МГц.
Проектирую в ISE 8.2i. В качестве опоры использую внешний кварцевый генератор 16 МГц, в DCM хочу умножить частоту до 64 МГц. DCM генерил в Coregen.

Встречный вопрос: а пользуетесь ли вы timing constrain? Какой смысл иметь проект на 110 МГц, если реально нужно только 64? Если DCM завести с помощью заготовки из language templates, указать в нем период входной частоты (а также указать период в UCF файле), то после размещения нужно только проверить выполнились временные ограничения или нет. ISE сам добавит timing constrain для сигналов, идущих из DCM.

Также непонятна причина уменьшения максимальной рабочей частоты. Возможно вы не пользуетесь BUFG для разводки тактовых сигналов внутри ПЛИС, а также для подвода этой частоты к DCM и для заведения CLK0 назад на CLKFB.

В моем текущем проекте (XC3S400-4TQ144) входная частота 25 МГц легко умножается на 4 и 100 МГц тактируют примерно треть схемы (проверено в железе). Так что проблем с DCM быть не должно.
Alexander123
Цитата(yuri_d @ Sep 27 2007, 18:17) *
Встречный вопрос: а пользуетесь ли вы timing constrain? Какой смысл иметь проект на 110 МГц, если реально нужно только 64? Если DCM завести с помощью заготовки из language templates, указать в нем период входной частоты (а также указать период в UCF файле), то после размещения нужно только проверить выполнились временные ограничения или нет. ISE сам добавит timing constrain для сигналов, идущих из DCM.

Также непонятна причина уменьшения максимальной рабочей частоты. Возможно вы не пользуетесь BUFG для разводки тактовых сигналов внутри ПЛИС, а также для подвода этой частоты к DCM и для заведения CLK0 назад на CLKFB.

В моем текущем проекте (XC3S400-4TQ144) входная частота 25 МГц легко умножается на 4 и 100 МГц тактируют примерно треть схемы (проверено в железе). Так что проблем с DCM быть не должно.


Вопрос был не вот, что нужно иметь проект на 110 МГц, а не на 64 МГц, а в том, почему снижается частота проекта. Ответ на этот вопрос я получил. (см. выше)
Больше по этой теме у меня вопросов нет.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.