Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Новичок в FPGA/VHDL, отличие FPGA от CPLD ?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Саша Z
Вот окончил учебу B.Sc.EE, начал работать сменив направление (последние годы занимался аналоговой валидацией чипов), сейчас возвращаюсь в область board/system design включая FPGA.
Board/system design для меня не новое, этим занимался 4 года с 1997 по 2001, а вот FPGA - это новое.
Имею опыт (сильно устаревший) с альтеровксими CPLD их писал на AHDL в среде MAXPLUS II в течении 2х лет с 1998 до 2000, но помню не много, хотя вспомнить не проблема. С FPGAями дела не имел.
Предполагается работа на VHDLе (не Verilog), в среде Quartus включая синтез. На даный момент есть рабочая система в которой стоит Cyclone II и на примере которой видимо буду изучать VHDL/FPGA ускоренными темпами. В будущем предполагается расширение/измененние фунциональности данной системы, видимо включая добавление/изменение функциональности альтеры.

Для начала есть несколько базисных вопросов:
В чем принципиальные отличия FPGA от CPLD ? Конструктивно ? В подходе к дизайну (VHDL) ? В подходе к синтезу ?

Спасибо, Саша
I.S.A.
Цитата(Саша Z @ Oct 2 2007, 11:42) *
Для начала есть несколько базисных вопросов:
В чем принципиальные отличия FPGA от CPLD ? Конструктивно ? В подходе к дизайну (VHDL) ? В подходе к синтезу ?

CPLD - программируется, FPGA - конфигурируется (каждый раз по включению питания). Емкость FPGA намного выше, как и скорость работы. У FPGA есть встроенная быстрая ОЗУ (CycII - двухпортовая), на выходе есть триггер - можно создавать синхронный интерфейс, а у CPLD - нет, все определяется задержками на выходах. У семейства MAXII (CPLD) есть триггер Шмитта по входам (вкл/откл).

По форому искали инфу?
( http://electronix.ru/forum/index.php?showtopic=37229 и далее...)
Саша Z
Цитата(I.S.A. @ Oct 2 2007, 12:16) *
CPLD - программируется, FPGA - конфигурируется (каждый раз по включению питания). Емкость FPGA намного выше, как и скорость работы. У FPGA есть встроенная быстрая ОЗУ (CycII - двухпортовая), на выходе есть триггер - можно создавать синхронный интерфейс, а у CPLD - нет, все определяется задержками на выходах. У семейства MAXII (CPLD) есть триггер Шмитта по входам (вкл/откл).

По форому искали инфу?
( http://electronix.ru/forum/index.php?showtopic=37229 и далее...)


Спасибо.
Просмотрел линки, скачал handbook Quartusа. Будем разбираться.
Сейчас надыбал в конторе книгу VHDL for Logic Syнthesis by Andrew Rashton - читаю. Весьма хорошо написано, легко воспринимается.

Пока все еще не очень понятно прицип FPGAя, т.е. структурно например, буду руть интернет в плане информации.

Кстати, ежели FPGA не выжигается (как CPLD) а "заряжается" по началу работы, а так понимаю в любой системе с FPGAем должен быть EEPROM или им подобная non-volatile память в которой выжжена конфигурация FPGAя из которой FPGA грузиться в процессе power up системы, я ошибаюсь ?
Kopart
Цитата(Саша Z @ Oct 2 2007, 14:18) *
Кстати, ежели FPGA не выжигается (как CPLD) а "заряжается" по началу работы, а так понимаю в любой системе с FPGAем должен быть EEPROM или им подобная non-volatile память в которой выжжена конфигурация FPGAя из которой FPGA грузиться в процессе power up системы, я ошибаюсь ?

Для больших FPGA это память только внешняя на микросхеме(EEPROM).
В некоторых небольших по объему семейства FPGA эта память размещается внутри FPGA отдельным блоком (текущий пример MAX от Altera).

Но также появилась новая тенденция у Lattice (LatticeXP2)- размещать в структуре FPGA эту flash-память распределенно по всему кристалу (flexiFLASH) (перекликается с технологией Actel)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.