Господа, помогите разобраться с FPGA (BGA-1152).
Работаю в WG.
Все пользовательские контакты FPGA нужно сделать swappable, но одним гейтом описывать компоненту неудобно, да и на схеме одним символом ставить громоздко.

Может подсоветует кто-нибудь как правильно с ней работать?

У нас это делаетс так:
рисуется один гейт со всеми землями и питаниями,
второй гейт с управлением и теми выводами, которые свапировать запрещено и третий гейт со свапируемыми выводами

Вопрос только в том, как предугадать перед трассировкой какие пины оставить под своп, а какие заблокировать. В проектах, где необходимо соединить неколько FPGA - трудновато играть в лотерею.))

Попробуйте сделать так:
Создать 1 элемент на питание, и конфигурацию.
Создать 1 символ на 1 вывод. И из этих выводов в lm, собрать много gates.
В схеме рисуем квадратики, к нужным сторонам которых ставим эти пины. А в редакторе печатных плат делаем swap gates.

Спасибо. А Вы такое пробовали делать с 1152 контактами?

Я бга по ряду причин вообще не ставлю, но это один из наиболее простых способов реализовать то что вы хотите.

Что-бы на схеме было просто, вставляйте без pin number, и копируйте, а дальше упаковщик сам разберется.

И совет для плат: swap gates, делать по отдельность для каждой микросхемы, если их больше одной.

to Vetal

Останутся ли на местах физические номера пинов после такого свопинга?

Нет, будут меняться в соответствии с изменениями на плате после back annotate. По другому ни как.

Попробуйте сделать маленький компонент на 10 выводов, и посмотрите, как это все происходит.

На каждый pin свой гейт это конечно круто

Элемент можно разделить скажем на Базу(питание, и конфигурацию) и Банки (i/o,Vref)...+Возможно какието ещё чати(RocketIO)

Номера пинов после свопинга будут меняться в соответствии с изменениями на плате после back annotate в любом случае.

Но можно обозвать однотипные Pin-ы одинаково и в этом случае это не сильно отрозится на понимании схемы.

А что-бы пакет не ругался "Pin Name" сделать невидимым, а имена выводов на элементе отобразить(сделать) скажем похожим свойство "PinID"

Вы не учли то, что выводы на плате не будут свопиться между разными gates.
В этом случае остается только для каждого пина сделать свою gate, и их менять.
Можно и без отдельных символов для каждого вывода, для этого нужно в lm вручную вводить информацию о gates.

Мы делает так: Cмотри файл -> XC2VP7-6ff1704.txt

Это Xilinx (XC2VP7-6FF1704) на 1704 ног. Элемент нарисован как описано выше.
XC2VP7-6ff1704.txt -файл PDB формата ASCII. Своп не прописан т.к в разных проектах есть свои ограничения(Назначаем в проекте).

Разобравшись вам может понравится такой вариант.

Можно спланировать набор символов основываясь на размещении и потом сгенерить символы:
Чего-то у меня перестали добавляться файлы поэтому даю ссылку
ftp://ftp.inlinegroup.ru/output/exp_movie/IOD2.rar