Может ли кто-нибудь подробно(пошагово) описать создание ПЛИС в OrCad? Без описания элемента на VHDL и Verilog я их не знаю... А именно в схемотехнической форме!!!
PS в книге "Orcad 10 проектирование печатных плат." С.А.Кузнецов сказано, что это возможно.
Полная версия этой страницы: создание Плис в OrCad?
Цитата(qeuper @ Oct 28 2007, 21:27) 
PS в книге "Orcad 10 проектирование печатных плат." С.А.Кузнецов сказано, что это возможно.
Помоему, можно только экспортировать оркадный файл в систему проектирования ПЛИС.
Цитата(qeuper @ Oct 28 2007, 22:27)
Может ли кто-нибудь подробно(пошагово) описать создание ПЛИС в OrCad? Без описания элемента на VHDL и Verilog я их не знаю... А именно в схемотехнической форме!!!
PS в книге "Orcad 10 проектирование печатных плат." С.А.Кузнецов сказано, что это возможно.
PS в книге "Orcad 10 проектирование печатных плат." С.А.Кузнецов сказано, что это возможно.
Из-за того что есть нюансы и отличия в ПО (какой OrCAD?) могу указать общие направления.
Предлагаю начать с создания нового пректа с Programmable Logic Project Wizard (например) c
указанием семейства ПЛИС. Подключаться нужные библиотеки...
Рисуем схему из того что будет подключено...
Далее может быть менюшка или скрипт на формирование FPGA (через указание где лежит
программа)...
Или собираёте например, проект в edif-формате далее экспортируйте в ПО заточенное
под нужное FPGA.
Всегда остаётся вариант поискать пример настроенный на какую-нибудь fpga...
В Orcad 91 это было возможно, не выходя из системы- в состав пакета входил Orcad Express, с помощью которог все делалось- синтезировалась логика, моделировалось поведение схемы до и после компиляции в реальную ПЛИС. Для компиляции использовались пакеты программ производителей ПЛИС- Альтера и т.д. Причем, эти пакеты запускались в теневом режиме- отрабатывали и выдавали результат без экрана. В 10-м и позднее для синтеза уже требуется Synplify, а для моделирования- Cadence NC VHDL (IUS). Хотя нарисовать схему в примитивах соответствующей ПЛИС можно, и получить файл VHDL или Verilog, или edif. Честно говоря, я так и не разобрался с Cadence NC VHDL, слишком он мне показался недружелюбным.
Цитата(Designer56 @ Oct 29 2007, 13:35)
В Orcad 91 это было возможно, не выходя из системы- в состав пакета входил Orcad Express, с помощью которог все делалось- синтезировалась логика, моделировалось поведение схемы до и после компиляции в реальную ПЛИС. Для компиляции использовались пакеты программ производителей ПЛИС- Альтера и т.д. Причем, эти пакеты запускались в теневом режиме- отрабатывали и выдавали результат без экрана. В 10-м и позднее для синтеза уже требуется Synplify, а для моделирования- Cadence NC VHDL (IUS). Хотя нарисовать схему в примитивах соответствующей ПЛИС можно, и получить файл VHDL или Verilog, или edif. Честно говоря, я так и не разобрался с Cadence NC VHDL, слишком он мне показался недружелюбным.
Может я чего не понимаю, а почему вы не используете Qaurtus или MAX+plus.
Цитата(ZLOI @ Oct 29 2007, 12:46)
Может я чего не понимаю, а почему вы не используете Qaurtus или MAX+plus.
А Вы полагаете что ПЛИС бывают только "ALTERA"?
Цитата
Может я чего не понимаю, а почему вы не используете Qaurtus или MAX+plus.
Это не столь удобно, удобнее когда все в одном месте- и проектирование ПЛИС, и всей схемы целиком, где, кроме ПЛИС, есть ещё разные компоненты, и пректирование ПП. Хотя при разработке ПЛИС в Orcad 91 для компиляции использовался MAX+plus, для Альтеры, разумеется. Т.е. Оркад вызывал MAX+plus, и получал результат.
короче - это
синтезировать надо в Synplify
моделировать в NC VHDL .....
Цитата
Capture предоставляет все средства для создания функционируещего проекта в схемотехнической форме или в VHDL или Verilog-моделях
чушьсинтезировать надо в Synplify
моделировать в NC VHDL .....
Цитата(qeuper @ Oct 29 2007, 23:49)
короче - это
чушь
Цитата
Capture предоставляет все средства для создания функционируещего проекта в схемотехнической форме или в VHDL или Verilog-моделях
чушь
Разговор с самим собой плохой медицинский признак.(Приведенной цитаты в топике нет)
Цитата
синтезировать надо в Synplify
моделировать в NC VHDL .....
моделировать в NC VHDL .....
А форумчане не знают! (однако быстро Вы все познали - менее чем за день)
А если посмотреть по пути:
ORCAD -> Capture->New->Project->Programmable Logic Wizard ->Actel, Altera, Xilinx?
Все выше упомянутое бес коментариев!
Да без базара, сделали проект, Нарисовали внутренности из того что было. Получили VHDL модель и на этом всё… рабочей то библиотеки нет!
Если сможете рассказать что делать дальше, чтобы сохранить это дело в библиотеку которую можно включить в PSB проект и она будет работать, буду несказанно вам благодарен. И речь идет о том, как это сделать без сторонних программ.
P.S. Но прежде чем писать попробуйте это проделать на практике!!!
Цитата(tyro @ Oct 30 2007, 19:36)
А если посмотреть по пути:
ORCAD -> Capture->New->Project->Programmable Logic Wizard ->Actel, Altera, Xilinx?
ORCAD -> Capture->New->Project->Programmable Logic Wizard ->Actel, Altera, Xilinx?
Да без базара, сделали проект, Нарисовали внутренности из того что было. Получили VHDL модель и на этом всё… рабочей то библиотеки нет!
Если сможете рассказать что делать дальше, чтобы сохранить это дело в библиотеку которую можно включить в PSB проект и она будет работать, буду несказанно вам благодарен. И речь идет о том, как это сделать без сторонних программ.
P.S. Но прежде чем писать попробуйте это проделать на практике!!!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.