Это мой первый проект с плис, так что сильно не пинайте. 8-)
Я уже консультировался на телесистемах, во многом помогли там.
Но вот один вопрос всё-таки остался.

Прилогаю простенький проект сумматора с использованием модуля памяти.
Все работает! Но почему-то результат выдаёт не с нулевого адреса а с первого, хотя пишет вроде правильно, судя по диаграмме работы.

Может быть кто-нибудь посмотрит и подскажет где у меня ошибка!?
Проект сделан в квартусе 7.2
Нажмите для просмотра прикрепленного файла

В Ващеи проекте трудно разобраться. Наверно дело в сгенеренной памяти. На данных у Вас стоит регистр. На адресе и we его нет. Также вносит задержку регистр на выходе памяти.
Вобще то в семействе 10к память асинхронная и можно обойтись без регистров (но только в MAX+)/
В Квартусе требуется регистров хотя бы по всем входам (адрес, данные, запись)
Что касется реализации, то несовсем понятно, чтовы хотели получить. В квартусе это не работает.
Если это периодическое накрпление одноименных отсчетов в каждой строке в пачке, то это работать не будет. надо в одном адресе сначало читать. а потом записывать результат суммирования.

Вот пример. Если интересно.

Спасибо за ответ. Сейчас буду смотреть ваш вариант.

Да! Это просто накопительный сумматор с дополнительным буфером. После некоторого количества сумм он выбрасывает результат в буферное ОЗУ и сам начинает с нуля накапливать новую сумму, а из буферного ОЗУ, уже внешнее железо забирает результат, когда захочет в интервале до нового результата. То есть на самом деле, проще некуда. И главное что у меня в железе и в квартусе всё работает. Я не пойму почему у Вас не работает. Проблема только в том, что результат выдаётся не с нулевого внешнего адреса буферного ОЗУ а с первого. Сейчас я взял и просто добавил сумматором к внешнему адресу единицу, но не нравится, потому что не правильно! Вот и хочу разобраться! Кстати вот более компактный код сумматора в котором таже проблема. Выкинул вообще всё лишнее, оставил только сам сумматор и в этом случае результат читается из первого внешнего адреса, а не с нулевого.

файл addr.v

module adder
(input clk, shEn, Marker, input [15:0] din, input [3:0] addrExt,
output addrClk, weS, weR, start, cpStart, output [3:0] addrIn, output [24:0] dout, output [15:0] result);
reg [5:0] counter;
//wire [3:0] addrIn;
wire [3:0] addr;
wire signed [24:0] sumn, sum;
//wire weS, weR;
//wire addrClk;
//wire start;
//wire cpStart;
wire cpRam;
wire [24:0] sIn;
wire aclk;
wire readRes;

initial counter = 6'd0;

dff tr1(!addrClk, aclk, start, , addrClk);
assign aclk = clk & !counter[5];

dff tr2(1'b1, !shEn, !counter[5], , start);

assign addrIn[3:0] = counter[3:0];

assign sum = sumn + {{9{din[15]}},din};
assign dout = sumn; // Только для отладки!
assign cpStart = counter[4];
assign weS = addrClk & !clk;
assign weR = cpStart & weS;
mux2to1 #(25) muxd(cpStart, sum, 25'd0, sIn);
mux2to1 #(4) muxa(cpStart, addrExt, addrIn, addr);

sumRam rams(addrIn, sIn, weS, addrClk, weS, sumn);
assign readRes = !clk & !cpStart;
ramBuff ramr(addr, sumn[23:8], addrClk, readRes, weR, result);

always @(negedge addrClk, negedge start) begin
if(!start) counter <= 6'd0;
else counter <= counter + 1'b1;
end

endmodule

module mux2to1
#(parameter width = 2)
(input sel, input [width-1:0] in1, in2, output [width-1:0] out);

assign out = (sel) ? in2: in1;

endmodule

Повторюсб. Смотрите вашу реализацию памяти в мегавизорде. Вы там регистров понаставили. На адресной шине их у Вас нет. вот и смещение.
Посмотрите результаты временного анализатора. Никогда не замешивайте глобальный клок с логикой.

Если это накопитель N отсчетов в каждой строке, зачем тогда память. Вместо памяти на сумматоре накопленный результат. Перезаписывется в память. Лучше в фифо. Если выборки по адресам делать не надо.

Добавлю по назначению сумматора, а то не совсем понятно. Здесь просто в примере один вход input [15:0] din(это уже выход регистра) на самом деле их там массив(просто каждый канал накапливает сумму своих входных значений), просто я их выкинул для упрощения. То есть в данном примере сумма должна быть одна(накопительная) а не несколько, и суммироваться должен только нулевой канал(адрес) то есть тут по идее адресация не нужна. Но суть остаётся в том что работаю я с каналом(адресом)0 в данном примере, а данные получаются на выходе первого адреса буферного ОЗУ. Вот в чём проблема!

Да похоже проблема решилась с переходом на двух тактовый режим работы. То есть в первом такте читаем содержимое озу, а в следующем пишем новое, ну и на всех входах и выходах озу ставим регистры.
То есть полностью синхронный вариант!