Всем привет!

Задался следующим вопросом - скажем у меня система на Спартане работает на 100МГц.
Делаю свой специфический core для OPB. FSM управления преферией у меня крутится на системном клоке. А устройства подключеная через OPB нуждается в spi интерфейсе с клоком не выше 1МГц. (другой случай - 100 КГц). Есть ли смысл уменьшить частоту FSM делителем, что бы было меньше ненужных вращений в стейтах?
Какая у Вас практика? Буду признателен за Ваши коментарии.

А что хотите выиграть?

Если потребляемую мощность, то важно как делить. Если делить на счетчике, то у вас будет трястись кловое дерево 100 МГц и полученный клок. ИМХО, если делить, то на PLL, чтобы клоковое дерево было одно и на уменьшеной частоте.
При работе FSM на большой частоте и постоянных простоях без изменения состояния основное потребление будет у клокового дерева.

Другое дело, если синтезируемая частота FSM будет меньше требуемой, тогда, конечно делить.

Ну и не забывайте о переходе между клоковыми доменами.

А что, спартановские плл умеют делать частоты ниже 1MHz?

Лично я никакого особого выигрыша от деления в данном случае не вижу. Разве что упрощение разработки - не придется считать, сколько быстрых тактов сидеть в каждом конкретном состоянии (это если я вас правильно понял).

я делил счётчиками и для i2c и для SD потом сделал стробики длиной один клоковый интервал и все процессы синхронны с 100 мегагерцами шины