Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Virtex2
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
yogurt
При проверки работоспособнсти проекта на низких частотах (50МГц) всё работает без проблем, как только увеличиваю частоту в 4ре раза начинают появлятся ошибки в виде неопределённого сстояния в цепях и логике устройства. Проект синхронный (всё идёт после объявления process (clk)), я так понимаю вся проблемма в разводке на кристалл. Подскажите пожалуйста как запустить проект на высоких частотах, может есть какой нибудь другой трассировщик, кроме как стандартного?
iosifk
Цитата(yogurt @ Nov 2 2007, 12:26) *
При проверки работоспособнсти проекта на низких частотах (50МГц) всё работает без проблем, как только увеличиваю частоту в 4ре раза начинают появлятся ошибки в виде неопределённого сстояния в цепях и логике устройства. Проект синхронный (всё идёт после объявления process (clk)), я так понимаю вся проблемма в разводке на кристалл. Подскажите пожалуйста как запустить проект на высоких частотах, может есть какой нибудь другой трассировщик, кроме как стандартного?

Констрейны сделаны?
Если нет, то вот этим и займитесь...
Удачи!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.