Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Навязчивый сервис Foundation Series
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Kayur
Работаю с FS4.1, VirtexE, Xilinx.
Хотел бы ввести в цепь сигнала элемент задержки, например, пару инверторов, чтобы гарантированно избежать гонки фронтов. FS, следуя логике, убирает лишние инверторы. Слышал, что следует задать в атрибутах цепи какие-то параметры, нигде ничего не могу найти по этой теме.
Надеюсь на помощь, спасибо.
CaPpuCcino
этo порицаемая практика (асинхроньщина и рассыпушечнество wink.gif ) к тому же совершенно ненужная - за гарантированным избежанием гонки фронтов следит P&R
однако, подобного можно всё-таки достичь используя атрибуты типа "preserve" или "syn_keep". см. Constrains Guide Capter: "Third-Party Constraints"
Kayur
Действительно, атрибут KEEP помогает! Еще раз спасибо, тема закрыта.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.