По D-каналу (16-й тайм-слот) принимаю данные сдвинутые на несколько бит. Причем сдвиг меняется с приемом новых пакетов. С чем это может быть связано?
Использую чип PEF2256, но может я что-то в принципе не понимаю?

скорей всего криво настроены регистры управляющие синхронизацией чтения/записи сигнальных данных... посмотри еще раз доки, потом свои осцилограммы... может чего проясниться... больше ничего конкретного пока сказать не могу... надо уточниться....