При освоении Ментора в общем и IOD в частности возникают всякие мелкие, неприятные вопросы, которые отнимают колоссальное количество рабочего времени. Поэтому вынужден задавать на этом форуме глупые (наверное) вопросы.

Разбирался в ПДФ по IOD DF2004_IOD2004_V3.2bworkbook_rus.pdf. Основы работы понятны (но хотелось бы побольше информации), но не могу сделать завершающий этап, а именно экспорт в DC. При попытке создать символ и схему Generate>Symbol with Schematic, выдает: Schematic udate failed:
I/O Designer was unable to load the specified design C:\...\...\BLpro.prj

В чем может быть дело?

Где можно взять документацию по IOD?
Может, у Вас есть какие-то ПДФы... Важна любая информация!

последовательность создания:
http://megratec.ru/data/ftp/exp_movie/new/IOD_DV_PCB.swf
методичка ИТМиВТ
Нажмите для просмотра прикрепленного файла

Спасибо, пойду разбираться!

Все равно на этапе создания элементов появляется эта ошибка...
Может дело в предупреждении при запуске IOD: Internal Error Cannot open Profile file C:\Docu..\...\iod2005_1.ini
Я не придавал этому предупреждению значения...
Заранее спасибо!

Скорее всего кириллица в именах папок.

Да, действительно есть... Исправил эту ошибку, но элементы так и не создаются... Все та же ошибка...

symbolwizard -separateDataAndControl -configpins -threshold 0 -addsymbolname -clkleft -vccleft -gndleft -len 500 -spacing 5 -background Box -addpinnumber -pcblen 500 -pcbspacing 5 -pcbbackground Box -pcbpinfunction -pcbadditionallabel -pcbaddpinnumber -pcbaddlabelover -poweradditionallabel -poweraddpinnumber -configadditionallabel -configaddpinnumber -pcbpartno xq2v1000_fg456 -pcbgeom fg456 Unnamed
setsourcefile -noload {}
set_design_capture_project -path C:\\Test\\Test_iod_456\\Test_iod_456.prj
set_cdb_flow -cdbflow 2 -lmc D:\\GAS\\Distrib\\Mentor\\DC_library\\DC_library.lmc -partition 74_logic
symbolwizard -separateDataAndControl -configpins -threshold 0 -addsymbolname -clkleft -vccleft -gndleft -background Box -addpinnumber -pcbbackground Box -pcbadditionallabel -pcbaddpinnumber -pcbaddlabelover -poweradditionallabel -poweraddpinnumber -configadditionallabel -configaddpinnumber -pcbpartno xq2v1000 -pcbgeom fg456 Unnamed
exportschematic -dc -lmc D:\\GAS\\Distrib\\Mentor\\DC_library\\DC_library.lmc -partition 74_logic -skipcolors -swapgroups -hkp C:\\Test\\Test_iod_456\\Test_iod_456.prj
# Unassigned pins placed on symbol 'Unnamed_configpins': A3 A5 A15 A18 A21 AA3 AA4 AA5 AA18 AA19 AB2 AB3 AB4 AB8 AB19 AB20 AB21 B3 B5 B12 B18 B20 C1 C2 C7 C16 C19 D1 D3 D5 D6 D17 D20 D22 E10 E11 E14 E18 F3 F9 F18 F22 H20 J1 J6 J22 K1 L18 M5 M17 P1 P22 R3 R18 U1 U10 U12 U13 U20 V3 V6 V7 V9 V14 V17 V18 W3 W5 W17 W18 W22 Y1 Y2 Y5 Y7 Y16 Y17 Y18 Y19 Y21 Y22
# No such file or directory
#
# Schematics update failed:
# I/O Designer was unable to load the specified design C:\Test\Test_iod_456\Test_iod_456.prj

Проект выложите, чтобы не гадать.

Я разбираюсь с IOD и мне все больше и больше нравится это приложение! Вижу, какие у него возможности и просто хочется разбобраться досканально. Но уже кипят мозги из-за всяких мелких непонманий и загвоздок...

Проект просто тестовый. Простая попытка создать схемные элементы для случайно взятой микросхемы XILINX.

Проверьте имя пользователя (кириллица).
Создайте нового с английским именем.
Попробуйте создать проект под новым пользователем.
А вообще как я уже не раз говорил - локализованные винды это двойная проблема (первая это сами винды, с их реестром и прочими бяками ).

Спасибо! Я с Вами полностью согласен! Это страх и ужас, но реальных альтернатив, к сожалению, нет... Приходится приспосабливаться.

Может у кого-нибудь есть переведенный хэлп IOD? Там много полезной информации, а инглишь все-таки немного притормаживает освоение.

Возникли некоторые вопросы.
1. Насколько я понял порядок действий при работе с проектом, сначала в IOD мы вытаскиваем нужную микросхему, накидываем сущестующие у нас сигналы в поле Signals, присваиваем эти сигналы к ножкам микросхемы и выбрасываем элементы на схему.
2. Где можно узнать, как оперировать с правилами в IOD? Допустим, сигнал А можно поцепить только к банку 1 или 3, а сигнал В можно подцепить только к банку 3.

1. Не обязательно. Есть три разных маршрута. Первый указан вами. Два других это обратный порядок - символы импортируются из схемы.
2. Указанные вами провила скорее всего можно сделать только на уровне компонента, т.е. разбирайтесь как добавить в базу данный IOD свой собственный компонент.

Мне интересно возможно ли это впринципе и делал ли кто-нибудь такое? Вот если бы можно было в свойстве SWAP элемента указать, например "GROUP_3@GROUP_4". Это конечно же чисто условно.

Мне интересно возможно ли это впринципе и делал ли кто-нибудь такое? Вот если бы можно было в свойстве SWAP элемента указать, например "GROUP_3@GROUP_4". Это конечно же чисто условно.

Вопрос к FILL

Возможно ли засунуть микросхему в библиотеку и использовать ее в схематике, если имеется файл *.fpc, созданный ранее. Т.е. я накидал цепей, присвоил эти цепи к определенным ножкам микросхемы и сохранил результаты работы в файле *.fpc. По пути, предложенному в видеоролике все получается, но элемент нужно создавать все время новый. Как информацию из fpc преобразовать в нормальный элемент?

Какой правильный алгоритм действий при работе DC-IOD, когда меняем, добавляем цепи? Постоянно выскакивают какие-то ошибки и предупреждения... Есть ли переведеный хелп? Дайте, пожалуйста, всевозможные ссылки на видео и текстовые материалы по IOD.

Заранее спасибо!

Переведенного хелпа нет и не будет - бессмысленно заниматься переводом для постоянно изменяющейся программы.

Если вы добавляете\удаляете сигналы, то естественно что система об этом сигнализирует. Вообще-то подразумевается, что для начала прорабатывается верхний уровень проекта, тогда становится понятным какие сигналы будут входить и выходить с ПЛИС, с этого момента и можно переходить к планировке выводов с привязкой к плате. Поэтому добавление\удаление сигналов это скорее исключение, чем норма.



Что вы понимаете под нормальным элементом?

Спасибо за ответ, FILL!!!




Я имею ввиду создание элементов для схематика таких же, какие создаются в видеоролике. Но там определенный порядок действий. А если я открываю ранее созданную структуру в IOD, то ничего не получается. Ну да ладно, это не самое важное... Как-нибудь обойдусь.

А вот почему элементы из IOD конвертируются в Design Viwer в дюймовой сетке для меня загадка. Ведь В свойствах IOD единицы измерения у меня 1мм.

1. Все должно получаться. Для начала попытайтесь более подробно сформулировать что хотите получить и что получаете, какие действия производите.
2. Все согласно настроек проекта DC - я недаром показал в видео подключение файла настроек (кстати не забудьте, этот же файл должен быть подключен и в ЦБ).

1. По этому вопросу я пока что работаю и пытаюсь разобраться.

2. Естественно я подключил файл vbdsys_metric.asc в Project Options файла проекта (единственное я не понял почему на видео Вы подключаете его из дериктории проекта, если он лежит рядом с дюймовым файлом в менторовской директории). А вот где его можно подключить в ЦБ я не нашел. Там у меня просто стоят миллиметры в настройках: Library Manager - Setup - Setup Parameters - General - Display Units - Design Units - Millimeters. В I/O Desiner тоже настроены миллиметры Tools - Preferences - Symbol Editor - General - Unit: 1.0 mm. Как быть?

Можно сделать свой собственный файл настроек с нужной именно вам точностью, его и подключать в дальнейшем. Многие создают специальную директорию где хранят все файлы настроек.
Library Manager - Setup - Setup Parameters - File Location - Project Options

Пример русифицированного Нажмите для просмотра прикрепленного файла

В упор не вижу в Library Manager - Setup - Setup Parameters никаких File Location - Project Options, а вижу я там только закладки General, Via Definitions и Via Clearances. О каком Library Manager речь?

Tools>Options>File Location - Project Options в Symbol Editor

Опечатка Library Manager - Symbol Editor ....

Почему-то внезапно перестали создаваться детали в ЦБ при Generate Schematic and Symbols из IOD. В чем может быть дело? При этом в проект не передаются листы со схемами.

Значит ли это, что если я создаю новый проект в DC/DV и ссылаюсь на конкретную библиотеку, проектные файлы для этого проекта будут такими, которые указаны в Tools>Options>File Location - Project Options в Symbol Editor этой самой библиотеки?

Файлы в проекте и в ЦБ должны совпадать. Иначе символ нарисованный в редакторе символов будет иначе выглядеть в схемном редакторе - например не совпадут сетки. Поэтому при создании нового проекта в DC\DV подключают файл настроек использованный и в ЦБ.
Чтобы каждый раз не подключать настроечный файл, новый проект рекомендуется создавать на основе существующего, т.е. создаем пустой проект, подключаем к нему нужные настроечные файлы.
Новые проекты далее создаем через Job_Management_Wizard (опция Copy).

И все же почему не генерятся детали из IOD?

В IOD откройте окно console и посмотрите что там написано.

Это мне известно
Ну, раз при создании проекта настроечные файлы библиотеки не принимаются во внимание(а я чуть было не обрадовался), буду продолжать пользоваться Copy.

# --------------------
# command line passed in is:
# C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_in.exe -lib="C:\Test\10\10.slb" -project="C:\Test\10\10.prj" "C:\Test\10\x4_10.inp"
# --------------------
#
#
#
# ASC_IN - Create Schematics and Symbols from ASCII. Version 16.1.0.1
# © Copyright Mentor Graphics Corporation 2005.
# All Rights Reserved.
#
#
# ..reading project file C:\Test\10\10.prj
# ..reading system parameter file
# ..reading symbology
# ..reading font file
#
# ..reading pin types file
# ..reading text property files.
# ..processing file C:\Test\10\x4_10.inp
# ..opening cell x4_10_control_pcb
# ..saving cell 'x4_10_control_pcb'
# ..saved cell 'C:\Test\10\10.slb(x4_10_control_pcb;1)'
# ..opening cell x4_10
# ..saving cell 'x4_10'
# ..saved cell 'C:\Test\10\10.slb(x4_10;2)'
# **** Can't load cell 'CON_HIER_I' from cell library.
# Error on line 100 of input file.
# ASC_IN utility program completed
#
# Export process completed with errors
# Export - 1 error(s), 9 warning(s)


Но я не знаю, что такое CON_HIER_I...... У меня такого нет... Судя по названию, это какой-то иерархический коннектор. Возможно, я случайно его удалил. Но почему тогда cell library? Если я что-то и удалал, то только из Symbols.

Напрягите серое вещество Рассмотрим логически по порядку:
IOD генерирует иерархическую подсхему, значит на ней должны быть размещены иерархические коннекторы, чтобы их можно было разместить они должны существовать в библиотеке. А у вас IOD их почему-то не видит. Почему - мне отсюда не видно. Но например в любой новой ЦБ они обязательно присутствуют (partition называется Connector).

До этого я догадался. Да и этот элемент лежит на своем месте в партишн. Но ошибка ведь есть!
Видимо, проблема кроется в чем-то другом... Ох уж этот ментор...

Вот полный отчет по попытке синтеза символов и схемы:

exportschematic -dc -lmc D:\\GAS\\Distrib\\Mentor\\DC_library\\DC_library.lmc -partition Proba -skipcolors -swapgroups -hkp C:\\Test\\10\\10.prj
Unassigned pins placed on symbol 'x4_10_configpins': A11 A12 AA11 AA12 AA14 AA15 AA16 AB13 AB14 AC11 AC12 AC13 AC14 AC15 AC16 AD7 AD13 AD14 AD16 AD17 AD20 AE7 AE20 AF15 AF16 C11 C16 D11 D12 D14 D15 D16 E13 E14 F11 F12 F13 F14 F15 F16 G5 G6 G11 G12 G13 G14 G15 G16 G21 G22 H12 H13 H14 H15 R5 R6 R21 R22 W12 W13 W14 W15 Y11 Y12 Y13 Y14 Y15 Y16 AA13 AB2 AB7 AC20 AF10 B12 C1 C25 D5 D7 D13 D19 D21 G3 G23 J1 J25 M3 M26 R3 R25 U2 U24 W3 W24 Y7 Y21 Y23
Unassigned pins placed on symbol 'x4_10_powerpins_page1': AE15 AE16 AE17 AF17
--------------------
command line passed in is:
C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_out.exe -V -INCLUDE -OUTPUT="C:\Documents and Settings\GAS222\Local Settings\Temp\165.tmp" "C:\Test\10\unsaved_design_top.sbk("*")"
--------------------



ASC_OUT - ASCII from schematics, state diagrams or
symbols. Version 16.0.0.2
© Copyright Mentor Graphics Corporation 2005.
All Rights Reserved.


..reading project file
..reading system parameter file
..reading symbology
..reading font file
..reading pin types files.
..reading text property files.
****Error. Failed to open file 'C:\Test\10\unsaved_design_top.sbk'.

--------------------
command line passed in is:
C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_out.exe -V -INCLUDE -OUTPUT="C:\Documents and Settings\GAS222\Local Settings\Temp\166.tmp" "C:\Test\10\x4_10.sbk("*")"
--------------------



ASC_OUT - ASCII from schematics, state diagrams or
symbols. Version 16.0.0.2
© Copyright Mentor Graphics Corporation 2005.
All Rights Reserved.


..reading project file
..reading system parameter file
..reading symbology
..reading font file
..reading pin types files.
..reading text property files.
****Error. Failed to open file 'C:\Test\10\x4_10.sbk'.

Duplicated ports found in x4_10_configpins will be renamed.
Duplicated ports found in x4_10_powerpins_page1 will be renamed.
Duplicated ports found in x4_10_powerpins_page2 will be renamed.
Not placed signal GND
Not placed signal VCCAUX
Not placed signal VCCINT
Not placed signal VCCO
--------------------
command line passed in is:
C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_in.exe -lib="C:\Test\10\10.slb" -project="C:\Test\10\10.prj" "C:\Test\10\unsaved_design_top.inp"
--------------------



ASC_IN - Create Schematics and Symbols from ASCII. Version 16.1.0.1
© Copyright Mentor Graphics Corporation 2005.
All Rights Reserved.


..reading project file C:\Test\10\10.prj

..reading system parameter file
..reading symbology
..reading font file
..reading pin types file
..reading text property files.

..processing file C:\Test\10\unsaved_design_top.inp
..opening cell x4_10
..saving cell 'x4_10'
..saved cell 'C:\Test\10\10.slb(x4_10;1)'
..opening cell x4_10_configpins

..saving cell 'x4_10_configpins'
..saved cell 'C:\Test\10\10.slb(x4_10_configpins;1)'
..opening cell x4_10_pcb_page1

..saving cell 'x4_10_pcb_page1'
..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page1;1)'
..opening cell x4_10_pcb_page2

..saving cell 'x4_10_pcb_page2'
..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page2;1)'
..opening cell x4_10_pcb_page3

..saving cell 'x4_10_pcb_page3'
..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page3;1)'
..opening cell x4_10_pcb_page4

..saving cell 'x4_10_pcb_page4'
..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page4;1)'
..opening cell x4_10_powerpins_page1

..saving cell 'x4_10_powerpins_page1'
..saved cell 'C:\Test\10\10.slb(x4_10_powerpins_page1;1)'
..opening cell x4_10_powerpins_page2

..saving cell 'x4_10_powerpins_page2'
..saved cell 'C:\Test\10\10.slb(x4_10_powerpins_page2;1)'

**** Can't load cell 'CON_INTRA' from cell library.
Error on line 8527 of input file.
ASC_IN utility program completed

--------------------
command line passed in is:
C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_in.exe -lib="C:\Test\10\10.slb" -project="C:\Test\10\10.prj" "C:\Test\10\x4_10.inp"
--------------------



ASC_IN - Create Schematics and Symbols from ASCII. Version 16.1.0.1
© Copyright Mentor Graphics Corporation 2005.
All Rights Reserved.


..reading project file C:\Test\10\10.prj

..reading system parameter file
..reading symbology
..reading font file

..reading pin types file
..reading text property files.
..processing file C:\Test\10\x4_10.inp
..opening cell x4_10_control_pcb
..saving cell 'x4_10_control_pcb'
..saved cell 'C:\Test\10\10.slb(x4_10_control_pcb;1)'
..opening cell x4_10
..saving cell 'x4_10'
..saved cell 'C:\Test\10\10.slb(x4_10;2)'
**** Can't load cell 'CON_HIER_I' from cell library.
Error on line 100 of input file.
ASC_IN utility program completed

Export process completed with errors
Export - 1 error(s), 9 warning(s)

Лучше свой проект выложите. Если у меня будет работать, то проблема живет на вашем компе.

До проекта я еще не дошел... Слишком много непонимания в структуре IOD-DС-EPCB. Порядок всех аннотаций при своппинге ножек, при изменении цепей и т.д. Все время вываливаются какие-то ошибки... Поэтому сейчас не проект, а просто плисина, на которую я выкидываю пару цепей в IOD, конвертирую в DC (что сейчас глюкануло), потом в EPCB. Видео очень грамотное и доходчивое, но не хватает окончания... Это демонстрация аннотаций при изменении цепей. Что, куда и зачем.
Теперь вот и IOD упал. Вообще красота...

Ну хоть кто-нибудь проходил полный путь создания проекта по пути IOD-DC-EPCB? Проект, содержащий плисины, с грамотным своппингом и всевозможными аннотациями. Поделитесь, пожалуйста, опытом!

Присоединяюсь к вопросу. В свое время я тоже пытался разобраться в этом, но не так настойчиво, как Вы. Пожалуй, как появится время, сделаю очередную предпоследнюю попытку .

Ну не знаю чего там сложного. Наши пользователи в ИТМиВТ уже много лет работают и особых проблем с аннотациями не испытывают. Перестановки естественно удобнее делать в IOD, т.к. перестановка на плате ограничена рамками вентилей, а вентили как раз формируются при генерации PDB из IOD. Из возможных проблем с обратной аннотацией могу вспомнить, что после обратной аннотации в DC\DV бывает нужно сделать компиляцию, иначе в IOD не появляются новые номера выводов (в DxD такой проблемы нет).

Это бесспорно! Ничего сложного нет практически ни в чем не только в Менторе, но и вообще по жизни! Главное в этом немного разбираться и хотя бы раз пройти полный путь. А вот понять пакет интуитивно, увы, не совсем получается. Да и по фалу "Методика работы в I/O Designer" проеделенно есть некоторые вопросы. Вроде бы делаешь все, как написано и по идее должно получиться, ан нет...
Каким образом создается файл *.PAD? Куда он прописывается?

Файл *.pad (или *.pin) содержит отчет о распределении выводов, генерится из среды размещения\трассировки ПЛИС (ISE, Maxplus, Quartus ...). Подключается File>Database_properties>FPGA_Flow>pin_report_file из него можно импортировать имена сигналов и номера ножек, а также экспортировать их обратно разработчику ПЛИС, при перестановках в IOD или плате.

То есть, сам ментор его не генерит? Если его нет и поле в File>Database_properties>FPGA_Flow>pin_report_file пустое, то перестановку сделать не удастся силами IOD? Все сигналы присвивал в IOD методом Add Signal. Как быть?

Уже ну практически разобрался в основах работы IOD-DC-EPCB, а время полджимает. Не хочется бросать изучение на самом завершающем этапе, так и не поняв сути. А по-другому нельзя. Проект, который уже должен быть сдан, я еще так и не начал из-за всяких мелких недопониманий, которые, по большому счету настолько нелепые, что обидно.

Кто может ответить? Почему созданные в IOD цепи не отображаются при синхронизации в DC и EPCB? Даже если после их создания провести соответствующие связи в DC, а потом сделать своппинг в IOD, то при синхронизации номера пинов на схематике не меняются... Почему? Что я не так делаю???

Для начала попробуйте понять какие файлы вы можете прочитать в среде проектирования ПЛИС. Например для Xilinx файл *.ucf однозначно можно прочитать. Соответственно IOD может его сгенерить для передачи информации о назначении выводов в разработку ПЛИС.

Общую структуру пути IOD-DC-EPCB я понял, так что если кто-нибудь с этим разбирается - спрашивайте! Но мелкие проблемы все равно возникают тут и там.

Вот, например, вопрос. В проекте в IOD я поменял имя сигнала. Сгенерил все символы, заменил старые, заменил все в центральной библиотеке. Т.е., если смотреть на измененный символ, он действаительно везде грамотно изменился. Но вот проблема... когда я вставляю символ в схематик, DC откуда-то берет старый символ со старой распиновкой... Я вообще не понимаю, как такое может быть... Уже все перепробовал...

Подозреваю, что у Вас был открыт DC, а Вы изменили библиотеку. В этом случае нужно закрыть и открыть DC.

Уже и открывал и закрывал, все перепробовал, но проблема была в другом... В ЦБ в ассоциированных детале символах дублировались их имена. Я изменял одни, а другие (старые) оставались. Понемногу приходит ясность.

При свапиировании ножек ПЛИС в IOD меняются Pin Name соответствующих ножек на символе. В самом IOD это происходит "на лету", а вот чтобы номера пинов поменялись на схеме приходится проделывать большой путь и мне кажется, что он если и корректный, то не самый правильный. Так вот для апдейта символа на схеме, его сперва нужно поменять в детале в ЦБ. Чтобы это сделать, я сначала убиваю старую деталь, потом через Library Service убиваю все старые символы этой детали, потом в IOD генерю новые символы и схему. В библиотеке появляется новая деталь и через Library Service присваиваю в ЦБ новые сгенеренные символы. ТОлько потом уже обновляю символ в схеме.

Мне кажется, это не самый оптимальный их возможных путей... Поделитесь, если знаете.

И плюс к предыдущему сообщению:
В методике работы в IOD от FILLа в п.12 написано: "Результирующие файлы INP каждого символа и файл HKP передать библиотекарю ЦБ".
И в п.13: "Получив подтверждение от библиотекаря о том, что символы FPGA презаписаны в ЦБ, открыть..."
Как это все сделать, чтобы потом еще и получить подтверждение от библиотекаря ЦБ?