Здравствуйте!

В свое время искал AVR корку, но ничего подходящего не смог найти.
В результате был создан данный проект, которым и хочу поделиться.

В проекте создан CPU с SPI (master), GPIO, интерфейсом к DataFlash и линиями внешних прерываний.
Тестовая программа реализует обмен по Ethernet через ENC28J60 (ARP, Ping и частично UDP).
Из особенностей CPU:
Программируемые адреса прерываний.
Уменьшенное время выполнения некоторых команд.

Список поддерживаемых команд находится в файле cpu.txt.

Файлы:
test_cpu.qar - проект с CPU.
test_avr - тестовая программа
I8I16.exe - конвертер файлов из Intel HEX в HEX для инициализации памяти в Quartus.

С уважением, BSACPLD.

А что в test_cpu.qar ? У меня ISE, Квартуса нет.

rar подойдет?

rar подошел , но вижу, что без Квартуса все равно не обойтись.

Если есть хороший инет, можно скачать по ссылке:
ftp://ftp.altera.com/outgoing/release/61_dvd_windows.iso

добавлю в свою коллекцию....авось пригодится

Web edition позже скачаю, объем меньше.


Без Квартуса залить не получится? У меня тоже есть проект с софт-процессором(самопальным), скомпилированная прошивка заливается/обновляется через последовательный порт после конфигурации.

Без Квартуса залить не получиться, потому, что память программ организована как ROM.
Если сделать логику заливки, то можно будет заливать и после конфигурации.
Данный вариант не окончательный, он является лишь частью двух больших проектов.
Я заливаю следующим образом:
1) I8I16.exe
2) Update Memory Initialization File
3) Assembler
4) JTAG

Тут, конечно, оригинальный АВР курит тихонько в стороне...

(Скачать Квартус не получилось.) Кстати, почему Циклон, а не Спартан? У Альтеры нет блочной памяти с асинхронным чтением (у Xilinx есть альтернатива - распределенная память), поэтому у софт-процессоров(альтеровских) с коротким конвейером хуже с компактностью и быстродействием.

Пара вопросов возникла:
Есть ли возможность создать программу на "C", и скомпилить под этот процессор? У вас пример на ассемблере. Если реализовано лишь подмножество AVR, то потребуется доводка компилятора.
Или разработка программ планируется только на ассемблере?

И второй.
Процессор написан на AHDL. Это ограничивает его использование Альтерой. Почему небыл выбран Verilog или VHDL?

Cyclone потому, что этот процессор делался для проекта на Cyclone.
К тому же у Альтеры несколько выше быстродействие, в проекте для которого создавался процессор весь упор был на быстродействие логики (генератор синхроимпульсов), а не процессора.


Что Вы понимаете под подмножеством AVR? Если Вы имеете ввиду, что он совместим по системе команд, то да.
Данный процессор, скорее даже не AVR, а совместимый по командам с AVR, у него своя собственная периферия и несколько отличная организация памяти.
РОН и РВВ не отображаются на область ОЗУ. Сейчас процессор поддерживает не все команды (см. cpu.txt), если можно будет настроить компилятор соответствующим образом, то можно использовать и "C".

AHDL потому, что Verilog я сейчас только изучаю, а AHDL пользуюсь уже давно.
Кстати, а Вы не можете мне посоветовать какую-нибудь толковую книжку по Verilog?

На русском - очень мало литературы, для первого знакомства можно:
www.compitech.ru --> архив --> 2..5'2001 С.Емец, 6..7'2001 В.Стешенко.
http://www.platan.ru/shem/pdf/verilog.pdf
http://www.platan.ru/shem/pdf/verilog2.pdf
http://www.platan.ru/shem/pdf/verilog3.pdf

Спасибо за ссылки!

Так на opencores.org давно уже выложено AVR ядро, как там написано, на 100 % совместимое по системе команд, и можно использовать любой компилятор, поддерживающий AVR.

2 ALL
Тема интересная, и думаю - нужная.
Хотел бы поучаствовать в открытом Verilog-проекте по АВР-совместимому софт-процессору - при условии, если кто-то возмется за разработку/изготовление/рассылку, за недорого, простых макеток со Spartan3A(AN)/Cyclone2(3) (те с одинаковым форм-фактором, но разными FPGA) - на которых и будет доводка.

"Чистый" АВР мне неинтересен(зачем клонировать изъяны), я бы подумал об
1) максимально ортогонализированной системе 18-битных команд и программе перекодирования скомпилированного 16-битного кода АВР в загружаемый 18-битный код софт-процессора (естественно, придется отказаться от поддержки команд LPM/ELPM/SPM),
2) однотактном исполнении всех команд (по возможности - опция вставки пустых тактов для совместимости по таймингам).
Это позволит оптимизировать софт-процессор по компактности/быстродействию
и сохранить возможность использовать ПО для АВР.

Под максимальной ортогонализацией понимаю, например, такие частные случаи для команды "MOV dst, src" - как раз укладывается в 18 бит и в 1 такт(по предварительным прикидкам для Спартанов), и вроде охватывает все случаи АВР
(кроме LPM/ELPM/SPM):

MOV Rd, Rs
MOV Rd, (Rs)
MOV Rd, (-Rs)
MOV Rd, (Rs+)
MOV Rd, (s) // (s) ::= {SR|(PC+)|(SP)|Pn|,...}

MOV (Rd), Rs
MOV (Rd), (Rs)
MOV (Rd), (-Rs)
MOV (Rd), (Rs+)
MOV (Rd), (s)

MOV (-Rd), Rs
MOV (-Rd), (Rs)
MOV (-Rd), (-Rs)
MOV (-Rd), (Rs+)
MOV (-Rd), (s)

MOV (Rd+), Rs
MOV (Rd+), (Rs)
MOV (Rd+), (-Rs)
MOV (Rd+), (Rs+)
MOV (Rd+), (s)

MOV (d), Rs // (d) ::= {SR|(PC+)|(SP)|Pn|,...}
MOV (d), (Rs)
MOV (d), (-Rs)
MOV (d), (Rs+)
MOV (d), (s)

MOV Rd, K
MOV Rd, (Rz) // Rz ::= {X|Y|Z}
MOV (Rz), Rs // Rz ::= {X|Y|Z}

Ну и остальные команды (арифметико-логические и переходов) - тоже ортогонализировать.

Вот в чем смысла не вижу, так именно в этом.
Если пользоваться каким-либо готовым ПО - надо делать копию или надмножество. Если делать "свое" - то в первую очередь задумываться о компиляторе.

PS. Где-то тут проскакивала тема о компактном RISC ядре. Оставался вопрос о переделке backend компилятора.

Имею в виду именно надмножество - разница в кодировании инструкций. Написать перекодировщик - вообще не проблема. Проблемные инструкции(типа LPM) замещать переходом на подпрограмму.


Какого компилятора - Си? Это проблема. Ассемблер? Нет проблем!

Смысла нет никакого. Если уж и делать процессор то не аврку. А что то легко расширяемое и конвейеризируемое.
Иначе, если нужен универсальник проще XSOC16 взять, если жалко 500 баков за ниос, микроблейз отдавать или в асик ставить будете.
На очень худой конец берем пиклоблейз и расширяем его до нужной функциональности.

http://electronix.ru/forum/index.php?showtopic=449

Си.

А каков смысл альтернативных процев? Быстрее? Меньше по объему? Проще писать? Ну за исключением цены естественно. А то я на ниосе зациклился...

Смысла в альтернативных uC нет никаких:
-цена
-геморрой с компиляторами.
Смысл есть только в связке готовый uC-ПЛИС.

Ну вот, взяли и раскритиковали человека по полной

Ну и что, что не видите смысла. Зачем их тогда создают? На одном опенкорс куча всяких контроллеров.
А ведь это какой замечательный опыт работы, многие ли могут похвастаться такими проектами?

вы не внимательно читали, смысла нет делать универсальный контроллер ибо таки туева хуча и первыми из них идут арм7, леон, ниос, микроблейз.

А вот сделать специализированный это пожалуйста. опыт создания есть, преимущества вроде тоже просматриваются, но подчеркну еще раз это специализированный, а не универсальный процессор.

2 des00 - не ругайте сильно, я товарисч новый в этом деле , но можно примеры специализированных контроллеров ?

Специализированные контроллеры - заточенные под определенные задачи со спецефически оптимизированными инструкциями и ресурсами. От небольших микропрограмных автоматов до процессоров с N - количеством инструкций. Иногда автоматы делать проще.

Нет смысла говорить "нет смысла".
Почти все подходит под определенные задачи.

У меня был проэкт на Спартане 3 с Nanoblaze. Потом перешел на Cyclone, и передал управляющие функции PICу, найденному на opencores. Почему PIC? Для него все ассемблеры/компайлеры/симуляторы заточены.

A AVR IMHO на порядок удобнее в работе с достаточно ортогональной системой комманд. Я их много повсюду понатыкал, в основном небольшие - от TINY15 do MEGA162.

Так что в след. раз надо будет проц в FPGA - попробую этот AVR.

Опять же вы не внимательно(!!!) читаете мои посты.

Нет смысла РАЗРАБАТЫВАТЬ универсальный процессор. Про применение универсального процессора я не сказал ни слова.

Рассмотрим ваш пример. Может быть я ошибаюсь, но из вашего поста видно что вы не стали разрабатывать собственное ядро, а взяли его готовое с опенкоресов ? Вы же не стали сами с нуля делать полностью совместимое ядро.

А вот разработать процессор для конкретной задачи, как это сделал iosifk (www.iosifk.narod.ru) это был правильный вариант решения. Подробности смотрите у него на сайте, все с пояснениями и графиками.

ИМХО смысл разрабатывать универсальный процессор есть только в следующих случаях :

1. из-за любви к искусству, что мы и видим на опенкорес.
2. специфика применения (лицензионная частота например для асика, военные применения).
3. реклама, и это мы тоже видим на опенкорес.

Удачи.

Я не спорил с Вами, а скорее с другим постом, но это не так важно.



Не стал посколько нашел готовый для решения своей задачи. Надо было не шашечки, а ехать.
А в другой раз, когда было скучно, сделал свой просто так...



Не спорю ни по одному пункту. Удачи и Вам!

Смысл м.б. только для создателей ядер попробовать на железе нюансы. Это лучше и быстрее, чем моделировать.
Т.е. мы предполагаем, а чем собственно располагаем.
PS. ARM торгует корками на Verilog.

Опять все сваливается в "раз не умеем, значит не нужно".

Один классик сказал :"Кем-то можно стать, если изучить, что выработало человечество ".
Вопрос. А как изучить: либо шпионов надо засылать (выкрасть) или выкупать фирму под корень.
А зачем она нужна.

Обнаружил ошибки при выполнении команд типа ld YL, X+.
Исправленный файл прилагается.

Добавил команды MUL, MULS, SLEEP.
Также добавлен захват прерываний, т.е. если сигнал прерывания исчез до того как прерывания были разрешены, то прерывание все равно будет обработано.
Флаг прерывания нужно сбрасывать записью лог. 1 в EINT_IF.

Поздравляю всех с Новым Годом!

Немного обновленный вариант.
Добавлен интерфейс к FT245BM.

2 Админам
Мож эта.. Приколоть эту тему, автор вроде как никак бесплатно делает и часто обновляет свой проект

А может быть лучше на opencores ? ну и релизы сюда зеркалить %)

2 BSACPLD - а как для начинающих - можно описание как вы заливаете полученный хекс в плисину ??

Читайте тему с начала.

Программа I8I16.exe используется для конвертирования HEX файлов в файлы для инициализации памяти процессора.
Путь к данному файлу необходимо указать в параметре INIT_PROGRAM.

Вот, наконец, появилось немного свободного времени. Добавил поддержку команд lds/sts. Больше не нужно использовать I8I16.exe.
Просто необходимо зайти в меню Assignments->Compilation Process Settings->More Settings... и установить параметр "Reading or writing Hexadecimal(.hex) File in byte addressable mode" в значение "On". Проект (Quartus 7.2 SP3) и список поддерживаемых команд во вложенном архиве.

Скомпилировал недавно opencore AVR на VHDL, получилось около 44 МГц при 3400 логических ячейках на самом маленьком втором циклоне.

А какая у вас тактовая частота получилась?

отвечу за автора
2400
50 МГц

А сколько ЛЕ приходится на регистровый файл(чтобы сравнить с вариантами для Xilinx)?

чуток соврал
2624 точная цифра
Нажмите для просмотра прикрепленного файла
регистровый файл занимает столько сколько бит в каждом регистре * колво регистров
Нажмите для просмотра прикрепленного файла

Ну тогда автору . Еще бы отладку сделать и будет блеск. Opencor'ный авр отдыхает.
А кто-нибудь это ядро уже использует? Есть ли нюансы

Sorry, имел в виду - со всей обвязкой, те вместе с декодерами/мультиплексорами чтения/записи. У Альтеры нет распределенной памяти, поэтому при сравнении размера ядер регистровые файлы лучше считать отдельно, если они не в блочной памяти. Например, для Xilinx однопортовый регистровый файл 32*8бит занимает 16 LUT(Спартан3).

это будет зависеть от плис, тоесть в стратиксе поменьше в циклоне больше
я уже привел цифры для циклонов для всего авр-а
а сравнить кол-во лутов для регистрового файла между альтерами и хилыми мне кажется несколько странным желанием.
вы можете посмотреть на приатаченые картинки и увидеть что control_сpu:control_avr занимает 2255 LE/1880(1282) LUT-only LCs/266(151) LUT-Register LCs
внутри оного и сидит: рег файл, обвязка и т.д.

добавил картинку с инфой про луты
Нажмите для просмотра прикрепленного файла
тактовая 52 Мгц

Я тоже попробовал скомпилировать. Но у меня другая цифра почему-то 2259. Откуда может быть такая разница? Тактовая 50.34MHz Остальные цифры те же. У меня QuartusII v7.1 sp1. При открытии проекта ругался на строчку #set_global_assignment -name READ_OR_WRITE_IN_BYTE_ADDRESS ON и я её убрал. В остальном все нормально. Разбираться пока не пробовал.


А control_cpu:control_avr занимает 1941LE.

Исправил глюк с неправильной записью в регистры INT_ADDR[7..1].
Добавил WDT с прерыванием. Тактовая частота 51.72 МГц (оптимизация по занимаемой площади) - 52.63 МГц (оптимизация по скорости).


Возможно, все зависит от версии Квартуса.
У меня было примерно 2400 и 52 МГц, Quartus 7.2 SP3.
Строчка READ_OR_WRITE_IN_BYTE_ADDRESS ON необходима для того, чтобы Квартус читал HEX файл с байтовой адресацией.
По умолчанию там стоит пословная адресация. В данном случае нужно будет использовать конвертер I8I16.exe.