Цитата(DLR @ Apr 12 2005, 13:16)
Вроде разобрался!
Решение проблемы пришло ко мне ввиде такого метода:
Создается файлы 1.Sch, 2.Sch, 3.Sch а также 1.Pcb.
Затем делаем в 1.Sch, блоки с названиями и адресами файлов 2.Sch, 3.Sch.
После такого способа представления у меня всетаки получилось занести в 1.Pcb данные из всех файлов!
Может кто рассказать так делать нормально?
Я уже дважды отправил вам ответ на оба ваших адреса.
Вижу, что вы сами во всем разобрались, но на всякий случай повторюсь:
---------
Проблема в том, что вы пытаетесь работать в протеле, как в пикаде. Это
там можно нарисовать два листа и нетлист будет сформирован единый. В
протеле всегда надо иметь объединительный лист верхнего уровня
иерархии, на котором описываются связи между портами. Посмотрите
исправленный пример. Здесь появился лист с двумя символами листов, но
без портов (межлистовых соединений), так как в настройках проекта по
умолчанию стоит опция "все цепи глобальные". Если добавите к каждому
листу по секции логического компонента, то компаратор все отработает.
А в вашем случае у вас было просто две схемы, никак между собой не
связанные и обновление платы происходит только по одной из них,
активной в данный момент.
Я настоятельно рекомендую вам почитать документацию, благо ее много.
----------
Сам проект ищите в мыле.