Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Altera Max2 с 1,8V!
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
YGin
Добрый день!
И так сразу о проблеме! Есть чип Altera Max 2 и некий генератор с полосой от 0 – 200 MHz и возможностью изменения амплитуды сигнала 1,8V; 2,5V; 3,3V. Входная ножка альтеы сконфигурирована как 2,5 Schmitt trigger. И всё бы ничего да вот на 1,8V альтера в упор не видит частоты выше 20 MHz.
help.gif Помогите советом как решить проблему без установки дополнительных корпусов!
EvgenyNik
А так ли Вам нужен режим триггера Шмидта? В этом режиме порог выше, чем в обычном.
Вполне вероятно, что на частотах выше 20 МГц АЧХ связки генератор+линия связи+входная ёмкость МАХ2 начинает проваливаться и не дотягивает до порога.
Попробуйте подтянуть резистором вывод ПЛМ изнутри.
Iouri
тоест как не видит? вы используете этот пин как клок? попрбуйте сдлать что то типа перемычки внутри и посмотреть выхд осцилогрфом
YGin
Цитата(Евгений Николаев @ Dec 14 2007, 13:55) *
А так ли Вам нужен режим триггера Шмидта? В этом режиме порог выше, чем в обычном.
Вполне вероятно, что на частотах выше 20 МГц АЧХ связки генератор+линия связи+входная ёмкость МАХ2 начинает проваливаться и не дотягивает до порога.
Попробуйте подтянуть резистором вывод ПЛМ изнутри.

Режим триггера не обязателен, но вся проблема в том и что без триггера(я пробовал все режимы) на выходе частоты нет! А не подскажете, как реализовать пулап внутри Альтеры?

2 Iouri
Я только так и проверяю! Генератор => GCLK => out pin => Осциллограф
EvgenyNik
Цитата(YGin @ Dec 14 2007, 18:55) *
А не подскажете, как реализовать пулап внутри Альтеры?

Quartus II > Assigments > Assigment Editor > (Category:) I/O Feature
В перечне "To" выбираете нужный пин, в столбике "Assigment Name" выбираете Weak pull-up resitor, в столбике "Value" - ON.
Компилируете и в отчёте смотрите - как сконфигурирован вывод. Заодно и проверите - в нужном ли стандарте он у вас (2,5В).
YGin
Цитата(Евгений Николаев @ Dec 17 2007, 08:06) *
Quartus II > Assigments > Assigment Editor > (Category:) I/O Feature
В перечне "To" выбираете нужный пин, в столбике "Assigment Name" выбираете Weak pull-up resitor, в столбике "Value" - ON.
Компилируете и в отчёте смотрите - как сконфигурирован вывод. Заодно и проверите - в нужном ли стандарте он у вас (2,5В).

Спасибо за совет, но всё равно не работает! Возможно причина в том что напряжение банка на который приходит сигнал равно тоже 1,8В или я ошибаюсь?
EvgenyNik
Напряжение питания банка не должно быть меньше подаваемого на вход напряжения. Исключения составляют случаи открытого коллектора для ПЛИС, допускающих превышения (MAX3000A. например, и то - надо внимательно читать документации на предмет допустимых режимов такого вывода).
Попробуйте подключить к этому входу цепочку (а) резистор 1к (б) анод диода Шоттки катод (в):
(а) на питание
(б) на вход ПЛМ
(в) на сигнал генератора
P.S. только диод должен быть скоростной, а то будет другая проблема.
dvladim
Цитата(Евгений Николаев @ Dec 17 2007, 16:05) *
Напряжение питания банка не должно быть меньше подаваемого на вход напряжения. Исключения составляют ...

Ничего подобного. Надо смотреть таблицу толерантности по входу.
Чаще всего, для LVTTL и подобных стандартов, буфера толерантны до 3.3 В на новых семействах. На старых - до 5.0 В. Если не включены PCI Clamp диоды.
Понятно, что порог зависит от напряжения питания, и схема может некорректно ловить уровни сигналов или помехи, но к повреждению схемы это не приведет.

Самое главное - таблица толерантности.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.