Приветствую!
Есть пара вопросов из области "а как сделать?".
Я правильно понимаю, что когда в Schematic'е я черчу схему, то блокировочные конденсаторы я просто включаю параллельно и одну из сторон получившейся батареии я подключаю к сети (net) GND, а другую к нужному мне VCC?
Если да, то как их потом размещать в PCB?
Вот, есть, например, FPGA в корпусе TQFP144. Я размещаю эти конденсаторы под микросхемой, на противоположной стороне. Там-же размещаю "Copper Pour" который тоже подключаю к сети GND(а правильно ли это??). Но от конденсаторов линии связи почему-то расходятся очень непредсказуемо и к нескольким выводам FPGA. Если я вручную трасирую от ноги конденсатора(той, которая должна идти к VCC) до ноги питания FPGA(да, я начинаю трасировать в слое Bottom, жму Shift-L, появляется переходное отверстие и от него я уже веду проводник в слое Top), то линия связи все равно так и остается. Т.е. PCAD не считает это верным соединением?

Прикладываю пачку картинок, что-бы проиллюстрировать мои непонятные вопросы

Для получения более вразумительной исходной картинки *.pcb выполните

Utils -> Optimize Nets -> Auto

У Gate Swap и Pin Swap галочки не ставить!!

Каким образом ты переносишь корпус на другую сторону???
Или корпус элемента уже создан на другой стороне????

Честно говоря из картинок я вижу, что кондёрчики и ИС расположены на одной стороне (т.к. при переносе корпуса на другую сторону платы меняется подсветка - а тут они одного цвета)....
Т.е. ты действительно размести "эти конденсаторы под микросхемой", но на одной стороне....

А раз так - то и линия связи действительно будет выдавить ошибку, т.к. второй конец провода висит в "воздухе"...

Перенос на другую сторону платы по кл. "F" (зеркало), читай хелп и лучше Лопаткина.....

Да, переносил именно кнопкой F. Когда щёлкаю в это месиво, выскакивает Selection Picker, где явно видно, что FPGA - Layer Top, а C_0805 - Layer Bottom. Вероятно у меня криво настроены цвета

Лопаткина пробую читать, но или не так читаю, или там нет ответов на интересующие меня вопросы.

Решил прикрепить еще одну картинку, что-бы совсем конкретизировать вопрос
Вот, собственно скриншот, я в него "врезал" два Selection Picker'а, что-бы показать, что всё правильно по слоям распихано.
И так. Расставил всё очень криво и сделал Optimize Nets, для демонстрации эффекта.

Собственно вопрос:
Почему линии связи(тоооненькие синие линии) тянуться от вывода подключенного к GND емкости аж к переходному отверстию?
Неужели нельзя соединить вывод емкости и Copper Pour дорожкой?
Если можно - то как?
Если нельзя, то как поступать в таких случаях? Тянуть до переходного отверстия?
Как это скажется при производстве платы? Учитывая, что CopperPour'ы я потом сделаю залитыми полностью, а не в сеточку.

з.Ы. в догонку еще один пикер - для FPGA и емкости: со слоями всё ок.

Для удобства получения полных ответов желательно прикреплять не картинки, а файлик РСВ (или BLK) обязательно нужно запаковать....

А по картинкам можно понять только то, что возможно зазоры (для ПО) сделаны так, что провод к ПО никак не подвести...

Попробуй сначала сделать разводку, а уже потом заливку наложить....

Ещё можешь проверить как сделаны КП для кондёрчиков - возможно они только для 1 слоя (попробуй их переобуть на другой слой)...

Вообще-то с полигонами дела стараюсь не иметь (к чему лишняя головная боль) - когда мне нужно сделать подобные заливки делаю их просто проводниками (простенько и со вкусом)...

Правда пару раз делал заливку ПП землёй (для экрана), но это было давно...
=========

Только сейчас разглядел что корпуса кондёрчиков действительно на другой стороне (коричневые - плохо видно), а вот КП для них ещё на этой....

Приложил архив - там pcb файлы для 2006 и 2002 PCAD.
Если не тяжело глянуть - то там проблема проявляется в левом-нижнем углу FPGA.
У емкостей 12 и 13 между выводами принадлежащими VCC болтается линия связи. Хотя я все везде подвел.

Такой вариант "разводки" - вовсе не окончательный, а лишь тренировка для того, что-бы разобраться с PCAD'ом.

з.Ы.
не могли бы вы сравнить размер площадки под конденсаторы с размером площадки под 0805 SMD у вас?
у меня какие-то сомнения на тему размера появились..

Забыл приложить компоненты использованные в плате.
Приложил "свою" емкость, а вот FPGA приложить не могу - не знаю как его выдрать из библиотеки.
Если у вас есть Altera Cyclone II.lib, то, думаю, все откроется..

Значит следующее:
1. Обе заливки принадлежали к цепи GND - надо тщательнее...
2. После удаления ВСЕХ лишних (несоединенных напрямую с цепью) исчезнут и линии связи к ним....
3. Сам конденсор сделан правильно - но буква "А" лишняя (если она нужна то надо перенести на другой слой - ну что бы не мельтешила); полигон в кепауте - это лишнее и можно вообще без кепа просто сделать отступ от заливки немного побольше; не лишне было бы, кроме площадок, сделать и графику корпуса...
4. Позволил себе немного подправить платку (ХХХ) и либру...
5. Остались только мелкие вылизывания - линии связи, куски полигона....
6. А цепи питания к ИС можно вести от соответствующего полигона (заливки), а не вокруг ИС
7. Присовокупил свою библу с СМД, мелкие конденсоры мои, но большинство компонентов тянутые (для коллекции - за качество не отвечаю)...
Нажмите для просмотра прикрепленного файла
По мелочи вроде всё...
---
Да кстати (в смысле РS) - библиотеку можно было и не обязательно, РСВ содержит всю необходимую информацию и при необходимости её можно вынуть и сделать библу проекта.....
Делается это так: файл (схема, плата) пишется в ASCII формате, далее в библиотекаре Library>Tranlate... в источнике (*.*) выбрать этот файл, ну и указать имя выходной библиотеки, и главное правильно указать формат источника - ASCII...
------
Удачи...

Делалось специально.. Следуя рекомендациям по разводке таких плат. Хотя может быть я что-то не правильно понял..

Да, примерно так и происходит..

Я сходу отключаю слои Silk и Mask, поэтому ничего не мельтешит..
Т.к. плата будет делаться чисто для себя(ох, чувствую при заказе намучаюсь из-за того, что чего-то в проекте будет не хватать...) не нужна не шелкография, ни паяльная маска, а сборочный чертеж(вы же для этого рекомендовали корпус поставить?) в голове

Спасибо..

У меня будет несколько питаний(3) из них два будут использоваться только для FPGA. Так что имхо легче их закрутить во втором слое вокруг корпуса.

Таких тонкостей не знал, спасибо.

1. Обычно цепи питания разносят по разным сторонам, для удобства и для ограничения влияния - например: ТОР = +5в, ВОТ = GND (но могут быть варианты)...
2. ....
3. Если будете отдавать плату на сторону, очень желательно, что бы ничего лишнего не было (не маячило на экране) - некоторые изготовители не будут возиться с вашей платой (подчищая её и выключая разные слои), просто вернут вам для доработки (но могут и сами всё сделать)....
4. не начто...
6. Для грамотной разводки - для начала продумывают (разводят врукопашную) расположение цепей питания (слои, полигоны, трассы....), а уже затем собственно разводка оставшихся цепей....

А габаритку для конденсора я предлагал исходя из ГОСТов, они хотят иметь габариты всех корпусов (для КД), т.к. при отключённых площадках (вроде так надо) вместо конденсатора будет "дырка от бублика" (и как потом доказать, что тут есть деталька).
И во-вторых будет легче располагать элементы на плате, т.к. КП у них (0805, 0806, 0810...) почти одинаковые, а вот габариты....

Все пады, виасы и пины по умолчанию у пикада одного цвета на всех слоях. Неужели забыли?

Вообще-то виасы и пады (пины) у Пикада по-умолчанию разного цвета на всех слоях. Неужели забыли?

А если серьёзно - у меня давно настроены шаблоны на разные цвета (для удобства), да и планарами пользуюсь очень редко - 1-2 раза в год....

Бывает....

Так оно и понятно. Я так подозреваю, что все так делают, потому как стандартная расцветка не совсем удобна.

А как же многослойки? Или питание куперпурами?


Да. Вы правильно все показали на схематике. На PCB размещаете согласно зравому смыслу, знаниям, опыту и рекомендациям производителя Вашей микросхемы. Обычно, если чип чувствителен к колебаниям по питанию, шумам и т.п. производитель рекомендует как правильно разместить емкости и их подключить.

Совсем не обязательно так делать. Пришлите свой PCB (или хотя бы кусочек его) я покажу как сделать.

Вы имеете в виду такие синенькие линии? которые в народе называются "резинками"? По терминологии пикада это Connection - просто связь.
Пикад размещает их по кратчайшему пути. То есть от конденсатора к ближайшему элементу, будь то вывод компонента, или куперпур, и так далее.
Не обращайте особого внимания на то, как непредсказуемо расходятся эти связи.

Сделайте оптимизизацию связей, как Вам уже советовали. Тогда свази упорядочатся.

Всё Вы верно делаете. Пикад не может считать соединение верным или неверным - это Вы оцениваете. Он просто указывает, что Ваша цепь ещё не разведена полностью - остался ещё вот этот участочек.

Скорее всего Вы что-то неправильно поняли.
Я более внимательно прочитал посты и нашел Вашу PCB. Так же позволил себе над ней поиздеватся.
Результат в атачменте.
Из личного опыта (альтерами уже занимаюсь более пяти лет): вполне достаточно по два кондёра на сторону плиса. Это если все блоки запитаны одним напряжением (речь не о всех номиналах напряжений питания, присутствующих на плате, а именно о тех напряжениях, которыми питается сама плис)

Зря. В работе оно не мешает, помогает даже, а вот лишняя атрибутика, как то: номера гейтов в силке - это лишнее.
Опять таки из опыта: имеет смысл привязку всех текстовых обозначений размещать в центре, а не в нижнем левом углу - намного удобнее. Аналогично с привязкой самих компонент - ставьте Ref Point по центру компонента. Неплохо было бы устанавливать и Pick&Place Point - достаточно удобно в работе, а при ненадобности легко отключить их видимость.

Крайне неправильное у Вас ИМХО. Нельзя делать петель по питанию - уменьшаете помехозащищённость, увеличиваете уровень сосбственных шумов. Пользуйтесь полигонами мой Вам совет. На то они и придуманы.

Уважаемый SERoz.
По умолчанию все виасы на всех слоях у пикада отображаются голубым, а все пады всех слоях - серым.
Именно это я имел в виду, когда писал свой пост.
Бывает .

Я сердечно извиняюсь, но где здесь виасы отделены от пинов????

Это я и имел ввиду, когда уточнял (даже цвет шрифта подобрал)....

Но, в принципе - это всё мелочи и не стоит того....

А что, пины и пады уже стали разными вещами в ПКАДе?! Или первая и вторая колонка уже объединены? Они действительно по умолчанию одного цвета на разных слоях. И это действительно жутко неудобно...

Да. Я понял Ваше уточнение. Заметил и цветовое выделение .
Признаю, что неточно сформулировал свой первый пост на эту тему (за что извиняюсь ), потому перефразировал его после Вашего уточнения:
"По умолчанию все виасы на всех слоях у пикада отображаются голубым, а все пады всех слоях - серым."
Надеюсь недопонимание исчерпано?


Прямо в точку .
Логически пикад разделяет понятие пина, как физического вывода элемента, а пада - как площадки для монтажа этого самого вывода.
Но исторически так сложилось (вследствие заблуждений творческой юности отдельных личностей, ставших потом моими начальниками), что падом у нас называют площадку SMD-компонента, а пином TH-компонента.
Я полностью отдаю себе отчет в ноточности такой формулировки базовых понятий, но увы - старую обезьяну отучить кидаться бананами уже нельзя.
Так что не бейте сильно, если я опять где нибудь эти понятия начну подменять .