ATtiny13.
Генерация звука.
Таймер дергает ногой OC0A. При постоянном значении OCR0A полет нормальный.
Задача стоит в имитации звука сирены, т.е. частота должна плавно повышаться и понижаться.
Но при изменении в цикле



наблюдается нестабильность генерации (звук какими-то рывками), по истечении некоторого времени может (но не всегда) произойти "прорыв" на некоторое время, и звук становится нормальным, т.е. плавно понижается и повышается.

Что не так?

ну Вы бы хоть настройки таймера указали и частоту проца,
телепатить то лень...

Изменять регистр OCRxx в произвольные моменты времени можно не во всех режимах таймера

Пишете как я погляжу в CodeVision
А если попробовать написать так:

так изменение значения регистра OCR0A будет происходить более плавно, почти 250 шагов, а не 10, хотя здесь нужно смотреть как оно все это звучать будет.

Sorry


Chip type : ATtiny13
Clock frequency : 9,600000 MHz





А где об этом подробнее почитать?



Ну я думаю принципиально не отличается, меня больше волнует нестабильность, чем характер.

Об этом всегда читают в даташитах... ну на крайняк в книжках
However, changing TOP to a value close to BOTTOM
when the counter is running with none or a low prescaler value must be done with care
since the CTC mode does not have the double buffering feature. If the new value written
to OCR0A is lower than the current value of TCNT0, the counter will miss the Compare
Match. The counter will then have to count to its maximum value (0xFF) and wrap
around starting at 0x00 before the Compare Match can occur.

Никогда не пишите так: TCCR0A=0x42
Это малоинформативно.


ваш код для режима CTC можно подправить например так:


Ну или выбрать другой режим работы таймера...

На моей практике:
1. из 2000 контроллеров tiny 13 штук 20 забраковал из=за нестабильности тактового генератора - были какие-то слышимые биения в звуке. По осциллу ничего не видно.
2. Внешняя память (использую сд-карты) бывает медленная - между секторами большая пауза, которая слышна как биение.

Отличное решение, с достаточно жёстким временным условием, впрочем.

Смягчить условия можно, если следить не за содержимым таймера, а за флагом OCF0A в регистре TIFR0 и менять содержимое OCR0A, когда флаг установлен, ну и не забыть его сбросить после установки. А ещё лучше делать изменения OCR0A в прерывании, тогда процессор будет на 99% свободен.

singlskv, спасибо огромное! все получилось

GM,

Как только осмыслю все это, обязательно попробую, спасибо!

Да пожалуйста.

Возможно, я употребил не совсем подходящее слово, постараюсь объяснить.

Я имел в виду, что у вас OCR0A меняется в цикле 3, 4, 5 и т.д. до 13, а смена OCR0A может происходить только тогда, когда содержимое таймера равно 0 или 1. Всё оставшееся время процессор стоит в цикле while (TCNT0>2); Для OCR0A=4, это будет 2 и 3, т.е. простой в течение 50% времени, для OCR0A>4 будет ещё хуже и в конце цикла дойдёт до 85%. Вот именно это я и имел виду под словами "жёсткое временное условие". Возможно вам этот простой по барабану, я же не знаю вашей конечной задачи, просто обратил ваше внимание.